Události

Seminář UPSY - Mrázek V.: Automatický návrh různě velkých aproximačních řadicích sítí s garancí chyby

21.10.2016

Přestože hardwarové řadicí obvody jsou velmi výkonné, jejich plocha na čipu výrazně roste s přibývajícím počtem vstupů. V rámci semináře představím škálovatelnou metodu konstrukce řadicích sítí, která umožňuje vytvářet výkonné a nízkopříkonové implementace. Navržený přístup využívá toho, že řada aplikací toleruje drobné chyby na výstupu. Pomocí navržené metody byly získány implementace pro ASIC a FPGA obvody, které zabírají méně plochy na čipu a spotřebovávají méně energie. Tento přístup byl prezentován na konferenci PATMOS zaměřené na návrh obvodů s nízkým příkonem, která je s více než 26 letou historií jedna z nejvýznamnějších Evropských událostí v tomto oboru.

Přednášející

Mrázek Vojtěch, Ing., UPSY FIT VUT

Vaše IPv4 adresa: 54.80.211.135
Přepnout na IPv6 spojení

DNSSEC [dnssec]