|
Vienna 14.-16.4.2010 IEEE Mezinárodní symposium o návrhu a diagnostice elektronických obvodů a systémů poskytuje platformu pro výměnu názorů, diskusi o výsledcích výzkumu a představení praktických aplikací v oblastech návrhu, testování a diagnostiky mikroelektronickcýh obvodů a systémů.
Programový výbor (členové z FIT)Kotásek Zdeněk, doc. Ing., CSc., předseda
Sekanina Lukáš, prof. Ing., Ph.D.
Řídící výbor (členové z FIT)Kotásek Zdeněk, doc. Ing., CSc.
Předsedající sekcí (členové z FIT)Růžička Richard, doc. Ing., Ph.D., Student papers
Vybrané publikace
| 2010 | Fišer Petr, Schmidt Jan, Vašíček Zdeněk, Sekanina Lukáš: On Logic Synthesis of Conventionally Hard to Synthesize Circuits Using Genetic Programming, In: Proc. of the 13th Int. IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vienna, AT, IEEE CS, 2010, s. 346-351, ISBN 978-1-4244-6610-8 |
| | Kaštil Jan, Kořenek Jan: Hardware Accelerated Pattern Matching Based on Deterministic Finite Automata with Perfect Hashing, In: Proceedings of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems DDECS 2010, Vienna, AT, IEEE CS, 2010, s. 149-152, ISBN 978-1-4244-6610-8 |
| | Kořenek Jan, Košař Vlastimil: Efficient Mapping of Nondeterministic Automata to FPGA for Fast Regular Expression Matching, In: Proceedings of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems DDECS 2010, Vienna, AT, IEEE CS, 2010, s. 6, ISBN 978-1-4244-6610-8 |
| | Kořenek Jan, Puš Viktor: Memory Optimization for Packet Classification Algorithms in FPGA, In: Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vídeň, AT, IEEE CS, 2010, s. 297-300, ISBN 978-1-4244-6610-8 |
| | Kotásek Zdeněk, Škarvada Jaroslav, Strnadel Josef: Reduction of Power Dissipation Through Parallel Optimization of Test Vector and Scan Register Sequences, In: Proceedings of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vienna, AT, IEEE CS, 2010, s. 364-369, ISBN 978-1-4244-6610-8 |
| | Sekanina Lukáš: Evolutionary Circuit Design: Tutorial, In: Proc. of the 13th Int. IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vienna, AT, IEEE CS, 2010, s. 5-5, ISBN 978-1-4244-6610-8 |
| | Straka Martin, Kaštil Jan, Kotásek Zdeněk: Modern Fault Tolerant Architectures Based on Partial Dynamic Reconfiguration in FPGAs, In: Proceedings of the 2010 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems DDECS 2010, Wien, AT, IEEE CS, 2010, s. 173-176, ISBN 978-1-4244-6610-8 |
| | Šimek Václav, Růžička Richard, Sekanina Lukáš: On Analysis of Fabricated Polymorphic Circuits, In: Proc. of the 13th Int. IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vienna, AT, IEEE CS, 2010, s. 281-284, ISBN 978-1-4244-6610-8 |
|
Fakulta informačních technologií
![[dnssec]](/common/img/dnssec.png)