Události

IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2014

Warsaw 23.-25.4.2014

Programový výbor (členové z FIT)

Kotásek Zdeněk, doc. Ing., CSc., UPSY FIT VUT
Růžička Richard, doc. Ing., Ph.D., MBA, UPSY FIT VUT
Sekanina Lukáš, prof. Ing., Ph.D., UPSY FIT VUT

Řídící výbor (členové z FIT)

Kotásek Zdeněk, doc. Ing., CSc., UPSY FIT VUT, předseda
Sekanina Lukáš, prof. Ing., Ph.D., UPSY FIT VUT

Předsedající sekcí (členové z FIT)

Sekanina Lukáš, prof. Ing., Ph.D., UPSY FIT VUT

Vybrané publikace

2014DVOŘÁK Milan a KOŘENEK Jan. Low Latency Book Handling in FPGA for High Frequency Trading. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 175-178. ISBN 978-1-4799-4558-0.
 KEKELY Lukáš, ŽÁDNÍK Martin, MATOUŠEK Jiří a KOŘENEK Jan. Fast Lookup for Dynamic Packet Filtering in FPGA. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 219-222. ISBN 978-1-4799-4558-0.
 KOTÁSEK Zdeněk a MIČULKA Lukáš. Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 171-174. ISBN 978-0-7695-5074-9.
 KOŠAŘ Vlastimil a KOŘENEK Jan. On NFA-Split Architecture Optimizations. In: 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS). Warsaw: IEEE Computer Society, 2014, s. 274-277. ISBN 978-1-4799-4558-0.
 PLESKACZ Witold, RENOVELL Michel, SEKANINA Lukáš, BERNARD Serge a KASPROWICZ Dominik, ed. IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits & Systems. Warsaw: IEEE Computer Society, 2014. ISBN 978-1-4799-4560-3.
 PUŠ Viktor, KEKELY Lukáš a KOŘENEK Jan. Design Methodology of Configurable High Performance Packet Parser for FPGA. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 189-194. ISBN 978-1-4799-4558-0.
 VAŠÍČEK Zdeněk a SEKANINA Lukáš. Evolutionary Design of Approximate Multipliers Under Different Error Metrics. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warsaw: IEEE Computer Society, 2014, s. 135-140. ISBN 978-1-4799-4558-0.
 ZÁVODNÍK Tomáš, KEKELY Lukáš a PUŠ Viktor. CRC based hashing in FPGA using DSP blocks. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 179-182. ISBN 978-1-4799-4558-0.

Vaše IPv4 adresa: 54.92.164.184
Přepnout na IPv6 spojení

DNSSEC [dnssec]