Události

Seminář UPSY - Podivínský J.: Využití verifikace pro ověřování odolnosti proti poruchám v systémech založených na FPGA

30.10.2015

V rámci prezentace představím aktuální stav řešení disertační práce na téma využití funkční verifikace pro ověřování metodik pro zajištění odolnosti proti poruchám. Bude zde představeno verifikační prostředí pro experimentální elektro-mechanický systém, kterým je robot pro hledání cesty v bludišti a jeho řídicí jednotka. Zmíněny budou také plány na rozšíření tohoto verifikačního prostředí a jeho propojení s řídicí jednotkou robota na FPGA. Současně bude také uvedeno verifikační prostředí pro procesor běžící na FPGA, který plánuji využít jako další experimentální řídicí jednotku robota.

Vaše IPv4 adresa: 54.221.73.186
Přepnout na IPv6 spojení

DNSSEC [dnssec]