Události

Seminář UPSY - Podivínský J.: Funkční verifikace jako nástroj pro sledování vlivu poruch na elektro-mechanický systém

25.11.2016

Náplní prezentace je představení práce zabývající se využitím techniky funkční verifikace jako nástroje pro ověřování metodik pro zajištění odolnosti proti poruchám v systémech založených na FPGA. Představen je procesu ověřování odolnosti proti poruchám, který je rozdělen do tří fází: (1) klasická funkční verifikace, (2) funkční verifikace využívající FPGA a injektor poruch a (3) sledování vlivu poruch na mechanickou část. Každá z těchto fází vyžaduje specifické verifikační prostředí a využívá různé principy. Budou také prezentovány experimenty odpovídající jednotlivým fázím, tedy sledování vlivu poruch na elektronickou, ale i mechanickou, část experimentálního elektro-mechanického systému.

Přednášející

Podivínský Jakub, Ing., UPSY FIT VUT

Vaše IPv4 adresa: 54.227.51.103
Přepnout na IPv6 spojení

DNSSEC [dnssec]