Seminář UPSY - Mrázek V.: Approximating Complex Arithmetic Circuits with Formal Error Guarantees: 32-bit Multipliers Accomplished

Na semináři představím novou metodu, která umožňuje aproximaci aritmetických obvodů s matematickou garancí aproximační chyby. Tato metoda unikátním způsobem spojuje techniky formální verifikace aproximovaných obvodů a algoritmu pro prohledávání stavového prostoru. Klíčovou myšlenkou našeho přístupu je to, že hledáme obvody, které jsou jednoduše verifikovatelné. Seminář vychází se společné práce naší skupiny EHW a skupiny VeriFIT a která byla prezentována na konferenci ICCAD'17 (A-rank).