Metody návrhu aplikací založených na vyvíjejících se obvodech

Název v angličtině:Evolvable hardware based applications design methods
Hlavní řešitel:Sekanina Lukáš
Agentura:Grantová agentura České republiky
Kód:GP102/03/P004
Zahájení:2003-01-01
Ukončení:2005-12-31
Klíčová slova:obvody počítačů; výpočetní inteligence; vyvíjejícící se obvody; metodika návrhu
Anotace:
Projekt spadá do oblasti tzv. vyvíjejících se obvodů, tj. kombinace evolučních algoritmů a rekonfigurovatelných obvodů. Vyvíjející se obvody umožňují navrhnout výkonné a adaptivní řešení pro takové aplikace, ve kterých specifikace problému není známa v době návrhu nebo se mění v čase. V současné době není prakticky možné rutině navrhovat aplikace založené na vyvíjejících se obvodech pracující v proměnném prostředí, které využívají programovatelná hradlová pole (FPGA). Cílem projektu je vypracovat, ověřit a zavést metodologii pro návrh aplikací založených na vyvíjejících se obvodech v běžně dostupných FPGA. Zejména se bude jednat o implementaci návrhového systému (popř. modulů návrhového systému), který bude asistovat návrháři během návrhu aplikace a který umožní automaticky vygenerovat programy a obvody cílové aplikace (např. jako IP makra). Metodologie bude založena na komponentním přístupu k vyvíjejícím se obvodům a virtuálních rekonfigurovatelných obvodech, které zavedl navrhovatel projektu. Aplikační oblastí je návrh adaptivních vestavěných systémů (zejména pro multimédia). Dílčím cílem je vytvořit vzorovou aplikaci s využitím zavedené metodologie.
Výsledky projektu:
Byla zformulována teorie vyvíjejícího se počítání a navržena metoda realizace vyvíjejících se obvodů v běžně dostupných programovatelných hradlových polích (FPGA). Tato metoda, která využívá virtuální rekonfigurovatelné obvody, byla použita pro kompletní realizaci tří vyvíjejících se systémů v FPGA: vyvíjející se kombinační jednotky, adaptivního obrazového filtru a vyvíjející se řadicí sítě. Hlavní výhodou obvodové realizace v FPGA je urychlení výpočtu (20-50krát oproti PC) a vytvoření nového způsobu realizace výkonných adaptivních vestavěných systémů. Pomocí evolučních technik byl objeven algoritmus konstrukce libovolně velkých řadicích sítí, který generuje řadicí sítě s lepšími parametry než doposud nejlepší známý algoritmus. Byla navržena a ověřena metoda návrhu polymorfních obvodů na úrovni hradel. Byly splněny všechny cíle projektu. Výsledky tohoto projektu byly prezentovány v jedné monografii vydané nakladatelstvím Springer-Verlag, ve 4 časopiseckých publikacích, na 13 mezinárodních konferencích a více než 30krát citovány. Výsledky byly dále prezentovány ve 3 zvaných přednáškách v USA, ve 3 zvaných přednáškách v České republice, oceněny cenou za nejlepší článek na mezinárodní konferenci (2x), cenou v rámci soutěže Human-Competitive Results v USA (2x), cenou rektora VUT, Cenou J. Hlávky, Cenou Siemens za prestižní vědeckou publikaci a prezentovány v médiích - v pořadu Popularis České televize a v časopisu Vesmír. Na základě dosažených výsledků byl řešitel pozván do programových výborů 6 významných mezinárodních konferencí, působil jako recenzent 5 významných časopisů v oboru, moderoval sekce na 4 konferencích a byl panelistou ve dvou panelových debatách. V listopadu 2005 řešitel podal na FIT VUT v Brně habilitační práci s názvem Evolutionary Approach to the Implementation Problem, která vychází z výsledků dosažených v tomto projektu. Na základě výzkumu započatého v oblasti polymorfních obvodů v tomto projektu získal řešitel standardní grant GA ČR (na roky 2006-2008).

Předcházející projekty

2001Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu, GAČR, GA102/01/1531, 2001-2003, ukončen
Řešitel: Kotásek Zdeněk
Spoluřešitelé: Drábek Vladimír, Růžička Richard, Sekanina Lukáš, Strnadel Josef, Zbořil František

Publikace

2006ZEBULUM Ricardo S., KEYMEULEN Didier, RAMESHAM Rajeshuni, SEKANINA Lukáš, MAO James, KUMAR Nikhil a STOICA Adrian. Characterization and Synthesis of Circuits at Extreme Low Temperatures. Evolvable Hardware. Berlin: Springer Verlag, 2006, s. 161-172. ISBN 0-387-24386-0.
2005BIDLO Michal a SEKANINA Lukáš. Providing Information from the Environment for Growing Electronic Circuits Through Polymorphic Gates. In: Proc. of Genetic and Evolutionary Computation Conference - Workshops 2005. New York: Association for Computing Machinery, 2005, s. 242-248. ISBN 1-59593-097-3.
 KOŘENEK Jan a SEKANINA Lukáš. Intrinsic Evolution of Sorting Networks: A Novel Complete Hardware Implementation for FPGAs. In: Evolvable Systems: From Biology to Hardware. Berlin: Springer Verlag, 2005, s. 46-55. ISBN 978-3-540-28736-0.
 MARTÍNEK Tomáš a SEKANINA Lukáš. An Evolvable Image Filter: Experimental Evaluation of a Complete Hardware Implementation in FPGA. In: Evolvable Systems: From Biology to Hardware. Berlin: Springer Verlag, 2005, s. 76-85. ISBN 978-3-540-28736-0.
 SEKANINA Lukáš a BIDLO Michal. Evolutionary Design of Arbitrarily Large Sorting Networks Using Development. Genetic Programming and Evolvable Machines. Berlin: Springer Verlag, 2005, roč. 6, č. 3, s. 319-347. ISSN 1389-2576.
 SEKANINA Lukáš a ZEBULUM Ricardo S. Evolutionary discovering of the concept of the discrete state at the transistor level. In: Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2005, s. 73-78. ISBN 0-7695-2399-4.
 SEKANINA Lukáš. Evoluční design poráží řešení vytvořená kreativním návrhářem. Vesmír. 2005, roč. 84, č. 1, s. 44-46. ISSN 0042-4544.
 SEKANINA Lukáš. Evolutionary Design of Gate-Level Polymorphic Digital Circuits. In: Applications of Evolutionary Computation. Berlin: Springer Verlag, 2005, s. 185-194. ISBN 978-3-540-25396-9.
 ZEBULUM Ricardo S., STOICA Adrian, KEYMEULEN Didier a SEKANINA Lukáš. Evolvable Hardware System at Extreme Low Temperatures. In: Evolvable Systems: From Biology to Hardware. Berlin: Springer Verlag, 2005, s. 37-45. ISBN 978-3-540-28736-0.
2004DRÁBEK Vladimír. Binární algebry a kódy aneb ten nádherný binární svět. In: I & IT'04 Informatika a informačné technológie 2004. Banská Bystrica: Univerzita Mateja Bela v Banskej Bystrici, 2004, s. 111-118. ISBN 80-8083-017-7.
 FRIEDL Štěpán a SEKANINA Lukáš. The First Circuits Evolved in a Physical Virtual Reconfigurable Device. In: Proc. of the 7th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Bratislava: Slovenská akademie věd, 2004, s. 35-42. ISBN 80-969117-9-1.
 SEKANINA Lukáš a DRÁBEK Vladimír. Theory and Applications of Evolvable Embedded Systems. In: Proc. of the 11th IEEE Int. Conference and Workshop on the Engineering of Computer-Based Systems. Los Alamitos, CA: IEEE Computer Society Press, 2004, s. 186-193. ISBN 0-7695-2125-8.
 SEKANINA Lukáš a FRIEDL Štěpán. An Evolvable Combinational Unit for FPGAs. Computing and Informatics. Bratislava: Slovak Academic Press, 2004, roč. 23, č. 5, s. 461-486. ISSN 1335-9150.
 SEKANINA Lukáš a FRIEDL Štěpán. On Routine Implementation of Virtual Evolvable Devices Using COMBO6. In: Proc. of the 2004 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2004, s. 63-70. ISBN 0-7695-2145-2.
 SEKANINA Lukáš. Evolutionary Design Space Exploration for Median Circuits. Lecture Notes in Computer Science. 2004, roč. 2004, č. 3005, s. 240-249. ISSN 0302-9743.
 SEKANINA Lukáš. Evolvable computing by means of evolvable components. Natural Computing. Dordrecht: Kluwer Academic Publishers, 2004, roč. 3, č. 3, s. 323-355. ISSN 15677818.
 SEKANINA Lukáš. Evolving Constructors for Infinitely Growing Sorting Networks and Medians. Lecture Notes in Computer Science. 2004, roč. 2004, č. 2932, s. 314-323. ISSN 0302-9743.
 TORRESEN Jim, BAKKE Jorgen W. a SEKANINA Lukáš. Efficient Image Filtering and Information Reduction in Reconfigurable Logic. In: Proc. of 2004 Norchip conference. Oslo: IEEE Computer Society Press, 2004, s. 63-66. ISBN 0-7803-8510-1.
 TORRESEN Jim, BAKKE Jorgen W. a SEKANINA Lukáš. Efficient Recognition of Speed Limit Signs. In: Proc. of the 7th International IEEE Conference on Intelligent Transportation Systems. Los Alamos: IEEE Computer Society Press, 2004, s. 652-656. ISBN 0-7803-8501-2.
 TORRESEN Jim, BAKKE Jorgen W. a SEKANINA Lukáš. Recognizing Speed Limit Sign Numbers by Evolvable Hardware. Lecture Notes in Computer Science. 2004, roč. 2004, č. 3242, s. 682-691. ISSN 0302-9743.
 VAŠÍČEK Zdeněk a SEKANINA Lukáš. Evoluční návrh kombinačních obvodů. Elektrorevue - www.elektrorevue.cz. Brno: 2004, roč. 2004, č. 43, s. 1-6. ISSN 1213-1539.
2003SEKANINA Lukáš a RŮŽIČKA Richard. Easily Testable Image Operators: The Class of Circuits Where Evolution Beats Engineers. In: The 2003 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2003, s. 135-144. ISBN 0-7695-1977-6.
 SEKANINA Lukáš. From Implementations to a General Concept of Evolvable Machines. Lecture Notes in Computer Science. 2003, roč. 2003, č. 2610, s. 424-433. ISSN 0302-9743.
 SEKANINA Lukáš. Towards Evolvable IP Cores for FPGAs. In: Proc. of The 2003 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2003, s. 145-154. ISBN 0-7695-1977-6.
 SEKANINA Lukáš. Virtual Reconfigurable Circuits for Real-World Applications of Evolvable Hardware. Lecture Notes in Computer Science. 2003, roč. 2003, č. 2606, s. 186-197. ISSN 0302-9743.
 SEKANINA Lukáš. Evolvable Components - From Theory to Hardware Implementations. Berlin: Springer Verlag, 2003. ISBN 3-540-40377-9.

Vaše IPv4 adresa: 54.80.60.91
Přepnout na IPv6 spojení

DNSSEC [dnssec]