Manufacturable and Dependable Multicore Architectures at Nanoscale

Název v češtině:Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace
Hlavní řešitel:Kotásek Zdeněk
Spoluřešitelé:Kaštil Jan, Mičulka Lukáš, Straka Martin, Zachariášová Marcela
Agentura:COST, European Cooperation in Science and Technology - COST
Kód:COST IC1103
Zahájení:2011-06-15
Ukončení:2015-12-31
Klíčová slova:číslicový obvod, hlídací obvody, systémy odolné proti poruchám, SEU, simulace, generátor, testování, verifikace, FPGA,
rekonfigurace, řadič, metodika
Anotace:
Neustálé pokroky v novodobém průmyslu kladou vyšší požadavky na spolehlivost elektronických zařízení, a to jak od běžné spotřební elektroniky, tak po letecký průmysl. Zároveň jak technologie tak i architektury se dostaly do bodu možného obratu, jsou prezentovány zcela nové myšlenky. Problém výroby a spolehlivosti budou řešitelné pouze tehdy, pokud budou různé aspekty vzaty v potaz jako celek.

Projekt má tyto cíle a kroky řešení:

1) Vývoj a implementace nové metodiky návrh systémů odolných proti poruchám do FPGA včetně detekce poruch, lokalizace poruchy, rekonfigurace a synchronizace po rekonfiguraci.

2)  Vývoj a implementaci nové metodiky pro automatické generování diagnostických komponent pro on-line testování systémů implementovaných do FPGA.

3) Vývoj technik pro ověření kvality návrhu systémů odolných proti poruchám, vývoj injektoru SEU poruch použitelné pro rekonfigurovatelné platformy. 

4) Experimentální ověření metodiky.

5) Analýza výsledků projektu.

Výsledky projektu:
Aplikace a programové nástroje: http://www.fit.vutbr.cz/research/grants/index.php?id=618
Realizační výstupy:
Aplikace a programové nástroje: http://www.fit.vutbr.cz/research/grants/index.php?id=618

Související projekty

2012Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT ČR - COST CZ (2011-2017), LD12036, 2012-2015, ukončen
Řešitel: Kotásek Zdeněk
Spoluřešitelé: Čekan Ondřej, Kaštil Jan, Mičulka Lukáš, Podivínský Jakub, Straka Martin, Strnadel Josef, Zachariášová Marcela

Publikace

2015ČEKAN Ondřej. Principy generování verifikačních stimulů. In: Počítačové architektury a diagnostika PAD 2015. Zlín: Fakulta aplikované informatiky, Univerzita Tomáše Bati ve Zlíně, 2015, s. 13-18. ISBN 978-80-7454-522-1.
 ČEKAN Ondřej, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Software Fault Tolerance: the Evaluation by Functional Verification. In: Proceedings of the 18th Euromicro Conference on Digital Systems Design. Funchal: IEEE Computer Society, 2015, s. 284-287. ISBN 978-1-4673-8035-5.
 ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Universal Pseudo-random Generation of Assembler Codes for Processors. In: Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015, s. 70-73.
 KRČMA Martin, KAŠTIL Jan a KOTÁSEK Zdeněk. Mapping trained neural networks to FPNNs. In: IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Belgrade: IEEE Computer Society, 2015, s. 157-160. ISBN 978-1-4799-6779-7.
 KRČMA Martin, KOTÁSEK Zdeněk a KAŠTIL Jan. Fault Tolerant Field Programmable Neural Networks. In: 1st IEEE Nordic Circuits and Systems (NORCAS) Conference. Oslo: IEEE Computer Society, 2015, s. 1-4. ISBN 978-1-4673-6575-8.
 PODIVÍNSKÝ Jakub, ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. The Evaluation Platform for Testing Fault-Tolerance Methodologies in Electro-mechanical Applications. Microprocessors and Microsystems. Amsterdam: Elsevier Science, 2015, roč. 39, č. 8, s. 1215-1230. ISSN 0141-9331.
 PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Radiation Impact on Mechanical Application Driven by FPGA-based Controller. In: Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015, s. 13-16.
 PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela, ČEKAN Ondřej a KOTÁSEK Zdeněk. FPGA Prototyping and Accelerated Verification of ASIPs. In: IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Belgrade: IEEE Computer Society, 2015, s. 145-148. ISBN 978-1-4799-6779-7.
 ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Automation and Optimization of Coverage-driven Verification. In: Proceedings of the 18th Euromicro Conference on Digital Systems Design. Funchal: IEEE Computer Society, 2015, s. 87-94. ISBN 978-1-4673-8035-5.
2014ČEKAN Ondřej. Universal Generation of Test Vectors for Functional Verification. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 44-49. ISBN 978-80-7494-027-9.
 KOTÁSEK Zdeněk a MIČULKA Lukáš. Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 171-174. ISBN 978-0-7695-5074-9.
 MATUŠOVÁ Lucie, KAŠTIL Jan a KOTÁSEK Zdeněk. Automatic Construction of On-line Checking Circuits Based on Finite Automata. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 326-332. ISBN 978-0-7695-5074-9.
 PODIVÍNSKÝ Jakub. Testing Fault-Tolerance Properties in FPGA based Electro-mechanical Applications. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 13-18. ISBN 978-80-7494-027-9.
 PODIVÍNSKÝ Jakub, ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. The Evaluation Platform for Testing Fault-Tolerance Methodologies in Electro-mechanical Applications. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 312-319. ISBN 978-1-4799-5793-4.
 PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Complex Control System for Testing Fault-Tolerance Methodologies. In: Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Dresden: COST, European Cooperation in Science and Technology, 2014, s. 24-27. ISBN 978-2-11-129175-1.
 ZACHARIÁŠOVÁ Marcela. Application of Evolutionary Computing for Optimization of Functional Verification. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 135-140. ISBN 978-80-7494-027-9.
2013MIČULKA Lukáš a KOTÁSEK Zdeněk. Synchronization Technique for TMR System After Dynamic Reconfiguration on FPGA. In: The Second Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN 2013). Avignon: Politecnico di Milano, 2013, s. 53-56. ISBN 978-2-11-129175-1.
 ZACHARIÁŠOVÁ Marcela. New Methods for Increasing Efficiency and Speed of Functional Verification Processes. In: Počítačové architektury a diagnostika PAD 2013. Plzeň: Západočeská univerzita v Plzni, 2013, s. 111-116. ISBN 978-80-261-0270-0.
 ZACHARIÁŠOVÁ Marcela, BOLCHINI Cristiana a KOTÁSEK Zdeněk. Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability. In: IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Karlovy Vary: IEEE Computer Society, 2013, s. 275-278. ISBN 978-1-4673-6133-0.
 ZACHARIÁŠOVÁ Marcela, BOLCHINI Cristiana a KOTÁSEK Zdeněk. Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability. In: Proceedings of The Second Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Avignon: COST, European Cooperation in Science and Technology, 2013, s. 35-38. ISBN 978-2-11-129175-1.
2012KAŠTIL Jan, STRAKA Martin a KOTÁSEK Zdeněk. Methodology for Increasing Reliability of FPGA Design via Partial Reconfiguration. In: The First Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN'12). Annecy: Politecnico di Milano, 2012, s. 1-4.
 KAŠTIL Jan, STRAKA Martin, MIČULKA Lukáš a KOTÁSEK Zdeněk. Dependability Analysis of Fault Tolerant Systems Based on Partial Dynamic Reconfiguration Implemented into FPGA. In: 15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Cesme-Izmir: IEEE Computer Society, 2012, s. 250-257. ISBN 978-0-7695-4798-5.

Vaše IPv4 adresa: 54.226.172.30
Přepnout na IPv6 spojení

DNSSEC [dnssec]