Pokročilý akcelerátor zpracování radarového signálu

radar, zpracování signálu, FPGA

Pro zpracování radarového signálu není vždy třeba komplexních procesorů s velkým množstvím instrukcí. Lze si vystačit s dedikovanou výpočetní jednotkou, která disponuje relativně malým výkonem, ale na míru šitou instrukční sadou. Tak je možno úplně eliminovat potřebu CPU a veškeré zpracování provádět pouze v rámci FPGA, což přináší úspory nejen finanční, ale i energetické.

Ve funkčním vzorku byl použit soft procesor Codix-RISC, který je možno syntetizovat do FPGA, jaké je například osazeno na platformě Camea AX32. Procesor Codix umožňuje volit škálu podporovaných operací přidáváním, a nebo odebíráním instrukcí. Výsledkem je jednotka, která zabírá malé množství zdrojů a je vhodná většinu úkonů při zpracování signálu. Navíc ji lze kombinovat s jinými jednotkami (například IP core FFT), které zastanou zbytek nezbytných úloh a kroků.

Dokumentace je dostupná zde: http://www.fit.vutbr.cz/~ihusar/prods.php?file=%2Fproduct%2F380%2FRADAR-CODIX.pdf&id=380&notitle=1.

Pro informace o licenčních podmínkách prosím kontaktujte: Mgr. Michaela Kavková, Výzkumné centrum informačních technologií, Fakulta informačních technologií VUT v Brně, Božetěchova 2, 612 66 Brno, 541 141 470

• pdf HW akcelerátor zpracování radarového signálu 338 KB