Článek ve sborníku konference

NEVORAL Jan, ŠIMEK Václav a RŮŽIČKA Richard. Compact Library of Efficient Polymorphic Gates based on Ambipolar Transistors. In: 2017 12th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS). Palma de Mallorca: IEEE Circuits and Systems Society, 2017, s. 155-160. ISBN 978-1-5090-6376-5.
Jazyk publikace:angličtina
Název publikace:Compact Library of Efficient Polymorphic Gates based on Ambipolar Transistors
Název (cs):Kompaktní knihovna efektivních polymorfních hradel na bázi ambipolárních tranzistorů
Strany:155-160
Sborník:2017 12th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS)
Konference:12th International Conference on Design and Technology of Integrated Systems in Nanoscale Era
Místo vydání:Palma de Mallorca, ES
Rok:2017
ISBN:978-1-5090-6376-5
DOI:10.1109/DTIS.2017.7930180
Vydavatel:IEEE Circuits and Systems Society
Klíčová slova
Polymorfní hradlo, ambipolární tranzistor, číslicový obvod, polymorfní elektronika, HSPISE simulace.
Anotace
Tento příspěvek si klade za cíl představit ucelenou knihovnu polymorfních hradel, jejichž struktura je na obvodové úrovni založena na využití vhodného typu rekonfigurovatelných tranzistorů. S využitím takovýchto prvků jsou následně spojeny mnohé výhody zejména po stránce prostorově efektivní syntézy komplexních polymorfních obvodů. Multifunkční chování samotných tranzistorů pak úzce souvisí s vlastností ambipolarity. Tento specifický aspekt ve své podstatě dovoluje v daný okamžik zvolit dle potřeby N- nebo P-režim vodivosti kanálu tranzistorové struktury, čehož je možno docílit například změnou napěťové úrovně signálu přivedeného na dedikovanou řídící elektrodu.

Struktura a obvodové zapojení jednotlivých hradel zařazených do knihovny byla navržena za použití evolučního přístupu známého jako kartézské genetické programování. Jejich funkčnost byla dále prověřena v režimu simulace, přičemž použité diskrétní modely ambipolárních tranzistorů ve spínacím režimu zohlednily i dopad poklesu prahového napětí v rámci obvodového zapojení. Navržená škála polymorfních hradel jednoznačně demonstruje významnou úsporu celkového počtu tranzistorů při srovnání s konvenčními přístupy. V konečném důsledku pak také jednotlivé komponenty či hradla, která jsou zařazena do vytvořené knihovny, poukazují na možnosti podstatného snížení výsledné velikosti komplexních polymorfních obvodů.
BibTeX:
@INPROCEEDINGS{
   author = {Jan Nevoral and V{\'{a}}clav {\v{S}}imek and
	Richard R{\r{u}}{\v{z}}i{\v{c}}ka},
   title = {Compact Library of Efficient Polymorphic Gates
	based on Ambipolar Transistors},
   pages = {155--160},
   booktitle = {2017 12th International Conference on Design \&
	Technology of Integrated Systems in Nanoscale Era (DTIS)},
   year = {2017},
   location = {Palma de Mallorca, ES},
   publisher = {IEEE Circuits and Systems Society},
   ISBN = {978-1-5090-6376-5},
   doi = {10.1109/DTIS.2017.7930180},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs.iso-8859-2?id=11327}
}

Vaše IPv4 adresa: 52.206.226.77
Přepnout na https

DNSSEC [dnssec]