All types of publications

Košař, V.: Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy, In: Počítačové architektury a diagnostika 2011, Stará Lesná, SK, FIIT STU, 2011, p. 6, ISBN 978-80-227-3552-0
Publication language:czech
Original title:Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy
Title (en):Reduction of Utilised FPGA Resources for Regular Expression Matching
Pages:6
Proceedings:Počítačové architektury a diagnostika 2011
Conference:Počítačové architektury a diagnostika 2011, PAD 2011
Place:Stará Lesná, SK
Year:2011
ISBN:978-80-227-3552-0
Publisher:Faculty of Informatics and Information Technology STU
Keywords
Nondeterministic Finite Automata, Reduction, FPGA, Pattern Matching, Regular Expression Matching
Annotation
This article describes reduction of utilized FPGA resources for regular expression matching. Reductions of nondeterministic finite automata are used to achieve the reduction of resources. The achieveable reduction of FPGA resources is in tens of percent.
BibTeX:
@INPROCEEDINGS{
   author = {Vlastimil Košař},
   title = {Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů
	Popsaných Regulárními Výrazy},
   pages = {6},
   booktitle = {Počítačové architektury a diagnostika 2011},
   year = {2011},
   location = {Stará Lesná, SK},
   publisher = {Faculty of Informatics and Information Technology STU},
   ISBN = {978-80-227-3552-0},
   language = {czech},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9663}
}

Your IPv4 address: 50.16.17.90
Switch to IPv6 connection

DNSSEC [dnssec]