Články na konferencích

Šimková, M.: Hardware Accelerated Functional Verification, In: Proceedings of the 17th Conference STUDENT EEICT 2011, Brno, CZ, FIT VUT, 2011, s. 321-323, ISBN 978-80-214-4272-6
Jazyk publikace:angličtina
Název publikace:Hardware Accelerated Functional Verification
Název (cs):Hardwarově akcelerovaná funkční verifikace
Strany:321-323
Sborník:Proceedings of the 17th Conference STUDENT EEICT 2011
Konference:Student EEICT 2011
Místo vydání:Brno, CZ
Rok:2011
ISBN:978-80-214-4272-6
Vydavatel:Fakulta informačních technologií VUT v Brně
URL:http://www.feec.vutbr.cz/EEICT/2011/sbornik/02-Magisterske%20projekty/10-Pocitacove%20systemy/10-xsimko03.pdf [PDF]
Klíčová slova
functional verification, testbench, SystemVerilog, hardware acceleration, FPGA
Anotace
Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA.      
BibTeX:
@INPROCEEDINGS{
   author = {Marcela Šimková},
   title = {Hardware Accelerated Functional Verification},
   pages = {321--323},
   booktitle = {Proceedings of the 17th Conference STUDENT EEICT 2011},
   year = {2011},
   location = {Brno, CZ},
   publisher = {Faculty of Information Technology BUT},
   ISBN = {978-80-214-4272-6},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9705}
}

Vaše IPv4 adresa: 23.22.252.150
Přepnout na IPv6 spojení

DNSSEC [dnssec]