Článek v časopise

ZACHARIÁŠOVÁ Marcela a LENGÁL Ondřej. Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures. Lecture Notes in Computer Science. 2012, roč. 2013, č. 7857, s. 266-273. ISSN 0302-9743.
Jazyk publikace:angličtina
Název publikace:Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures
Název (cs):Hardwarová akcelerace v rámci HAVEN: Vyhodnocení různých architektur
Strany:266-273
Místo vydání:DE
Rok:2012
Časopis:Lecture Notes in Computer Science, roč. 2013, č. 7857, DE
ISSN:0302-9743
Klíčová slova
funkční verifikace, HAVEN, hardwarová akcelerace, FPGA
Anotace
Funkční verifikace je jednou z nejrozšířenějších technik pro ověření korektnosti hardwarového systému vzhledem k jeho specifikaci. Složitost moderních počítačových systému rapidně roste a v současnosti je nalezení vhodné akcelerační techniky pro proces verifikace velkou výzvou. Technická správa  prezentuje různé architektury rámce HAVEN, který je volně dostupnou a otevřenou verifikační platformu, která využívá FPGA technologii pro akceleraci verifikačních běhů. Navržené architektury umožňují krok za krokem přesouvat komponenty softwarového verifikačního prostředí do FPGA a tak dosahovat různé stupně akcelerace ale na úkor stráty pohodlí při ladení chyb jak je tomu v simulátoru. Naše experimenty ukazují, že stupeň akcelerace čistě hardwarové verifikační architektury HAVENu umožňuje více než 100 000 násobné urychlení oproti běhu verifikace v čistě softwarové architektuře HAVENu.
BibTeX:
@ARTICLE{
   author = {Marcela Zachari{\'{a}}{\v{s}}ov{\'{a}} and
	Ond{\v{r}}ej Leng{\'{a}}l},
   title = {Towards Beneficial Hardware Acceleration in HAVEN:
	Evaluation of Testbed Architectures},
   pages = {266--273},
   journal = {Lecture Notes in Computer Science},
   volume = {2013},
   number = {7857},
   year = {2012},
   ISSN = {0302-9743},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10141}
}

Vaše IPv4 adresa: 54.90.86.231
Přepnout na https