Článek ve sborníku konference

VIKTORIN Jan. Využití dynamické rekonfigurace vestavěných systémů pro monitorování počítačových sítí. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 50-55. ISBN 978-80-7494-027-9. Dostupné z: http://pad2014.fm.tul.cz/docs/PAD2014-elektronicky_online.pdf
Jazyk publikace:čeština
Název publikace:Využití dynamické rekonfigurace vestavěných systémů pro monitorování počítačových sítí
Název (en):Applying dynamic reconfiguration of embedded systems for network monitoring
Strany:50-55
Sborník:Počítačové architektury a diagnostika 2014
Konference:Počítačové architektury a diagnostika 2014
Místo vydání:Liberec, CZ
Rok:2014
URL:http://pad2014.fm.tul.cz/docs/PAD2014-elektronicky_online.pdf
ISBN:978-80-7494-027-9
Vydavatel:Technická univerzita v Liberci
Klíčová slova
FPGA, Partial Dynamic Reconfiguration, ARM, System-on-Chip, HW/SW
codesign
Anotace
Článek představuje architekturu vestavěného systému pro monitorování počítačových sítí. Architektura využívá systém na čipu s integrovanou rekonfigurovatelnou logikou (FPGA). Díky úzké integraci procesoru a FPGA je možné využít částečné dynamické rekonfigurace pro akceleraci časově kritických operací. Lze tak vytvořit systém s nižší cenou, menšími nároky na spotřebu a s menšími rozměry při zachování dostatečné výkonnosti.
Abstrakt
Vestavěné systémy jsou typicky omezeny velikostí, výkonností a spotřebou. Pro zlepšování těchto parametrů lze mj. používat rekonfigurovatelná hradlová pole (FPGA). V současné době se do popředí dostávají FPGA čipy s integrovanými více-jádrovými procesory (zejm. rodiny ARM), které dávají výrazně větší prostor pro optimalizaci aplikací na výkon a velikost při zachování nízké spotřeby. Integrace do jednoho čipu navíc zjednodušuje návrh celého systému. Pro tento typ čipů však dosud neexistuje efektivní vývojový model pokrývající jak softwarovou, tak hardwarovou část systému, který by byl používán. Vytížení systémů pro monitorování počítačových sítí je typicky proměnlivé v čase v závislosti na charakteru provozu. Jedním z klíčových problémů síťových zařízení je příkon. Redukci příkonu je tedy možné provádět dynamicky na základě aktuálního zatížení. Cílem práce je využít dynamiky provozu k redukci příkonu zařízení s využitím částečné dynamické rekonfigurace. Na základě vytížení jednotlivých monitorovacích funkcí a charakteru síťového provozu budou časově kritické operace mapovány do FPGA.
BibTeX:
@INPROCEEDINGS{
   author = {Jan Viktorin},
   title = {Vyu{\v{z}}it{\'{i}} dynamick{\'{e}} rekonfigurace
	vestav{\v{e}}n{\'{y}}ch syst{\'{e}}m{\r{u}} pro
	monitorov{\'{a}}n{\'{i}}
	po{\v{c}}{\'{i}}ta{\v{c}}ov{\'{y}}ch s{\'{i}}t{\'{i}}},
   pages = {50--55},
   booktitle = {Po{\v{c}}{\'{i}}ta{\v{c}}ov{\'{e}} architektury a
	diagnostika 2014},
   year = {2014},
   location = {Liberec, CZ},
   publisher = {Liberec University of Technology},
   ISBN = {978-80-7494-027-9},
   language = {czech},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10664}
}

Vaše IPv4 adresa: 54.224.18.114
Přepnout na IPv6 spojení

DNSSEC [dnssec]