Detail publikace

Design and Implementation of the Memory Scheduler for the FPGA - Based Router

BRYAN Luděk, MAREK Tomáš a NOVOTNÝ Martin. Design and Implementation of the Memory Scheduler for the FPGA - Based Router. In: Proc. of the Field Programmable Logic and Application 2004. Leuven: Springer Verlag, 2004, s. 1133-1139. ISBN 3-540-22989-2.
Název česky
Design a implementace paměťového řadiče pro router na bázi FPGA
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Bryan Luděk, Ing. (UPSY FIT VUT)
Marek Tomáš, Ing. (FEL ČVUT)
Novotný Martin, Dr. Ing. (FEL ČVUT)
Abstrakt

Článek se zabývá návrhem řadiče paměti jakou součásti projektu Liberouter.

Rok
2004
Strany
1133-1139
Sborník
Proc. of the Field Programmable Logic and Application 2004
Konference
The International Conference on Field- Programmable Logic and Applications, Antwerp, BE
ISBN
3-540-22989-2
Vydavatel
Springer Verlag
Místo
Leuven, BE
BibTeX 
@INPROCEEDINGS{FITPUB7636,
   author = "Lud\v{e}k Bryan and Tom\'{a}\v{s} Marek and Martin Novotn\'{y}",
   title = "Design and Implementation of the Memory Scheduler for the FPGA - Based Router",
   pages = "1133--1139",
   booktitle = "Proc. of the Field Programmable Logic and Application 2004",
   year = 2004,
   location = "Leuven, BE",
   publisher = "Springer Verlag",
   ISBN = "3-540-22989-2",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/7636"
}
Nahoru