Detail publikace

Metodika identifikace testovatelných bloků v obvodu na úrovni RT

HERRMAN Tomáš. Metodika identifikace Testovatelných bloků v obvodu na úrovni RT. In: Počítačové architektury a diagnostika 2007. Plzeň: Západočeská univerzita v Plzni, 2007, s. 67-76. ISBN 978-80-7043-605-9.
Název anglicky
Methodology for Identification Testable Blocks in Circuit on RT Level
Typ
článek ve sborníku konference
Jazyk
čeština
Autoři
Herrman Tomáš, Ing., Ph.D. (UPSY FIT VUT)
Klíčová slova

Testovatelný Blok, formální model, testovatelnost, metoda scan, evoluční algoritmus, úroveň RT

Abstrakt

V článku je prezentován koncept Testovatelného Bloku vyvinutého na formálním modelu obvodu na úrovni RT. Jsou definovány principy jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.

Rok
2007
Strany
67-76
Sborník
Počítačové architektury a diagnostika 2007
Konference
Počítačové architektury a diagnostika 2007, Srní, CZ
ISBN
978-80-7043-605-9
Vydavatel
Západočeská univerzita v Plzni
Místo
Plzeň, CZ
BibTeX 
@INPROCEEDINGS{FITPUB8453,
   author = "Tom\'{a}\v{s} Herrman",
   title = "Metodika identifikace testovateln\'{y}ch blok\r{u} v obvodu na \'{u}rovni RT",
   pages = "67--76",
   booktitle = "Po\v{c}\'{i}ta\v{c}ov\'{e} architektury a diagnostika 2007",
   year = 2007,
   location = "Plze\v{n}, CZ",
   publisher = "University of West Bohemia in Pilsen",
   ISBN = "978-80-7043-605-9",
   language = "czech",
   url = "https://www.fit.vut.cz/research/publication/8453"
}
Nahoru