Detail publikace

Identifikace testovatelných bloků v obvodu na úrovni RT

HERRMAN Tomáš. Identifikace testovatelných bloků v obvodu na úrovni RT. In: Počítačové architektury a diagnostika 2008. Liberec: Technická univerzita v Liberci, 2008, s. 25-35. ISBN 978-80-7372-378-1.
Název anglicky
Testable Block Identification in RT Level Circuits
Typ
článek ve sborníku konference
Jazyk
čeština
Autoři
Herrman Tomáš, Ing., Ph.D. (UPSY FIT VUT)
Klíčová slova

Testovatelný Blok, formální model, testovatelnost, metoda scan, evoluční algoritmus, úroveň RT

Abstrakt

V článku je prezentován formální model Testovatelného Bloku v obvodu na úrovni RT. Je definována metodika jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.

Rok
2008
Strany
25-35
Sborník
Počítačové architektury a diagnostika 2008
Konference
Počítačové architektury a diagnostika 2008, Hejnice, CZ
ISBN
978-80-7372-378-1
Vydavatel
Technická univerzita v Liberci
Místo
Liberec, CZ
BibTeX 
@INPROCEEDINGS{FITPUB8812,
   author = "Tom\'{a}\v{s} Herrman",
   title = "Identifikace testovateln\'{y}ch blok\r{u} v obvodu na \'{u}rovni RT",
   pages = "25--35",
   booktitle = "Po\v{c}\'{i}ta\v{c}ov\'{e} architektury a diagnostika 2008",
   year = 2008,
   location = "Liberec, CZ",
   publisher = "Liberec University of Technology",
   ISBN = "978-80-7372-378-1",
   language = "czech",
   url = "https://www.fit.vut.cz/research/publication/8812"
}
Nahoru