Článek ve sborníku konference

STRAKA Martin, KAŠTIL Jan, NOVOTNÝ Jaroslav a KOTÁSEK Zdeněk. Advanced Fault Tolerant Bus for Multicore System Implemented in FPGA. In: IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011. Cottbus: IEEE Computer Society, 2011, s. 397-398. ISBN 978-1-4244-9753-9.
Jazyk publikace:angličtina
Název publikace:Advanced Fault Tolerant Bus for Multicore System Implemented in FPGA
Název (cs):Odolná sběrnice pro multi-jadrove systémy implementované do FPGA
Strany:397-398
Sborník:IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011
Konference:IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2011
Místo vydání:Cottbus, DE
Rok:2011
ISBN:978-1-4244-9753-9
Vydavatel:IEEE Computer Society
Klíčová slova
FPGA, fault tolerant, bus, multicore, reconfiguration, on-line checker, TMR
Anotace
Příspěvek popisuje techniku navrhu systemu odolných proti poruchám. Je představena odolná sběrnice pro multi-jadrove systémy implementované do FPGA, která je vybavena hlídacími obvody a paritou.
BibTeX:
@INPROCEEDINGS{
   author = {Martin Straka and Jan Ka{\v{s}}til and Jaroslav
	Novotn{\'{y}} and Zden{\v{e}}k Kot{\'{a}}sek},
   title = {Advanced Fault Tolerant Bus for Multicore System Implemented
	in FPGA},
   pages = {397--398},
   booktitle = {IEEE Design and Diagnostics of Electronic Circuits and
	Systems DDECS'2011},
   year = {2011},
   location = {Cottbus, DE},
   publisher = {IEEE Computer Society},
   ISBN = {978-1-4244-9753-9},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=9492}
}

Vaše IPv4 adresa: 54.80.60.91
Přepnout na IPv6 spojení

DNSSEC [dnssec]