Odborná monografie

ZACHARIÁŠOVÁ Marcela. Hardware Accelerated Functional Verification. Saarbrucken: Lambert Academic Publishing, 2011. ISBN 978-3-8465-5913-0.
Jazyk publikace:angličtina
Název publikace:Hardware Accelerated Functional Verification
Název (cs):Hardwarově akcelerovaná funkční verifikace - Prostředí pro akceleraci funkční verifikace pomocí FPGA
Strany:60
Místo vydání:Saarbrucken, DE
Rok:2011
ISBN:978-3-8465-5913-0
Vydavatel:Lambert Academic Publishing
Klíčová slova
functional verification, FPGA, acceleration, SystemVerilog
Anotace
Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA.
BibTeX:
@BOOK{
   author = {Marcela Zachari{\'{a}}{\v{s}}ov{\'{a}}},
   title = {Hardware Accelerated Functional Verification},
   pages = {60},
   year = {2011},
   location = {Saarbrucken, DE},
   publisher = {Lambert Academic Publishing},
   ISBN = {978-3-8465-5913-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=9847}
}

Vaše IPv4 adresa: 54.81.69.220
Přepnout na https