Conference paper

GAJDA Zbyšek and SEKANINA Lukáš. Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design. In: 2007 Genetic and Evolutionary Computation Conference. New York: Association for Computing Machinery, 2007, pp. 245-252. ISBN 9781595936974.
Publication language:english
Original title:Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design
Title (cs):Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design
Pages:245-252
Proceedings:2007 Genetic and Evolutionary Computation Conference
Conference:Genetic and Evolutionary Computation Conference
Place:New York, US
Year:2007
ISBN:9781595936974
Publisher:Association for Computing Machinery
URL:http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf [PDF]
Keywords
digital circuit, evolutionary design, cartesian genetic programming
Annotation
V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních obvodů, které obsahují méně tranzistorů než existující řešení. Použití nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční algoritmus. 
BibTeX:
@INPROCEEDINGS{
   author = {Zby{\v{s}}ek Gajda and Luk{\'{a}}{\v{s}} Sekanina},
   title = {Reducing the Number of Transistors in Digital Circuits Using
	Gate-Level Evolutionary Design},
   pages = {245--252},
   booktitle = {2007 Genetic and Evolutionary Computation Conference},
   year = {2007},
   location = {New York, US},
   publisher = {Association for Computing Machinery},
   ISBN = {9781595936974},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=8367}
}

Your IPv4 address: 54.224.197.86
Switch to IPv6 connection

DNSSEC [dnssec]