Článek ve sborníku konference

 
Kutálek, V., Dvořák, V.: A Multi-protocol cache controller, In: IFAC Workshop on Programmable devices and systems - PDS 2003, Ostrava, CZ, VŠB, 2003, s. 220-225, ISBN 0-08-044130-0
Jazyk publikace:angličtina
Název publikace:A Multi-protocol cache controller
Název (cs):Víceprotokolový řadič paměti cache
Strany:220-225
Sborník:IFAC Workshop on Programmable devices and systems - PDS 2003
Konference:IFAC Workshop on Programmable Devices and Systems
Místo vydání:Ostrava, CZ
Rok:2003
ISBN:0-08-044130-0
Vydavatel:Vysoká škola báňská - technická universita Ostrava
Klíčová slova
Protokoly koherence vyrovnávací paměti, multiprocesorové sběrnicové systémy, ladící parametry
Anotace
Multiprocesory se sdílenou pamětí a s distribouvanou vyreovnávací pamětí mohou používat inavalidate nebo update protokoly pro zajištění koherence dat. Tento článek navrhuje použití různých protokolů v jedné aplikaci dle toho, který protokol je efektivnější pro daný způsob přístup k dané proměnné. Model využívající dva různé protokoly byl vytvořen v jazyce Transim. Každý řádek ve vyrovnávací paměti je navíc označen typem použitého protokolu. Dva nejpoužívanější čtyřstavové write-back protokoly jsou implemetovány: MESI (invalidate) a Dragon (update) protokol.
BibTeX:
@INPROCEEDINGS{
   author = {Vladimír Kutálek and Václav Dvořák},
   title = {A Multi-protocol cache controller},
   pages = {220--225},
   booktitle = {IFAC Workshop on Programmable devices and systems - PDS 2003},
   year = {2003},
   location = {Ostrava, CZ},
   publisher = {VŠB - Technical University of Ostrava},
   ISBN = {0-08-044130-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=7122}
}