Článek v časopise

DVOŘÁK Václav. Efficient Evaluation of Multiple-Output Boolean Functions in Embedded Software or Firmware. Journal of Software. Oulu: 2007, roč. 2, č. 5, s. 52-63. ISSN 1796-217X.
Jazyk publikace:angličtina
Název publikace:Efficient Evaluation of Multiple-Output Boolean Functions in Embedded Software or Firmware
Název (cs):Efektivní evaluace vícevýstupových boolovských funkcí ve vestavěném software nebo firmware
Strany:52-63
Místo vydání:FI
Rok:2007
Časopis:Journal of Software, roč. 2, č. 5, Oulu, FI
ISSN:1796-217X
Soubory: 
+Typ Jméno Název Vel. Změněn
iconJSW62480_new.pdf375 KB2008-03-07 12:45:38
^ Vybrat vše
S vybranými:
Klíčová slova
Embedded software, Boolean function evaluation, Binary Decision Diagrams, LUT cascades   
Anotace
Článek se věnuje implementaci vícevýstupových boolovských funkcí v software a ve firmware na základě kaskád náhledových tabulek (LUT). Kaskáda LUT představuje prostředek pro kompaktní reprezentaci velké třídy řídkých boolovských funkcí, jejichž vyhodnocení se pak redukuje na několik nepřímých přístupů do paměti.  Uvedená metoda je porovnána s technikou přímé emulace PLA a je ilustrována na příkladech.  Je navržen specializovaný mikrořadič pro ještě rychlejší vyhodnocování než by bylo možné s univerzálními mikroprocesory.  Předložená metoda dovoluje pružně dělat kompromisy mezi výkonností a velikostí paměťové stopy a může být užitečná pro vestavěné aplikace s nekritickou rychlostí zpracování. Vyhodnocování může probíhat na rozmanitých jádrech CPU a DSP, nebo poněkud rychleji na mikroprogramových řadičích v FPGA. 
BibTeX:
@ARTICLE{
   author = {Václav Dvořák},
   title = {Efficient Evaluation of Multiple-Output Boolean Functions in
	Embedded Software or Firmware},
   pages = {52--63},
   journal = {Journal of Software},
   volume = {2},
   number = {5},
   year = {2007},
   ISSN = {1796-217X},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=8405}
}

Vaše IPv4 adresa: 54.161.191.254
Přepnout na IPv6 spojení

DNSSEC [dnssec]