Článek ve sborníku konference

 
Mikušek, P.: Návrh a implementace jednotky pro analýzu paketů, In: Proceedings of the 11th Conference and Competition STUDENT EEICT 2005, Brno, CZ, VUT v Brně, 2005, s. 145-148, ISBN 80-214-2888-0
Jazyk publikace:čeština
Název publikace:Návrh a implementace jednotky pro analýzu paketů
Název (en):Design and Implementation of Processing Unit for Packet Analysis
Strany:145-148
Sborník:Proceedings of the 11th Conference and Competition STUDENT EEICT 2005
Konference:STUDENT EEICT 2005
Místo vydání:Brno, CZ
Rok:2005
ISBN:80-214-2888-0
Vydavatel:Vysoké učení technické v Brně
Klíčová slova
RISC, FPGA, VHDL, COMBO6, analýza paketů
Anotace
Článek popisuje architekturu Header Field Extractor procesoru, který je určen pro analýzu paketů. Procesor je postaven na architektuře RISC a je řízen instrukční sadou navrženou pro rychlou analýzu paketů.
BibTeX:
@INPROCEEDINGS{
   author = {Petr Mikušek},
   title = {Návrh a implementace jednotky pro analýzu paketů},
   pages = {145--148},
   booktitle = {Proceedings of the 11th Conference and Competition STUDENT
	EEICT 2005},
   year = {2005},
   location = {Brno, CZ},
   publisher = {Brno University of Technology},
   ISBN = {80-214-2888-0},
   language = {czech},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=8448}
}