Článek ve sborníku konference

GAJDA Zbyšek a SEKANINA Lukáš. Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming. In: Proc. of 2009 IEEE Congress on Evolutionary Computation. NA: IEEE Computational Intelligence Society, 2009, s. 1599-1604. ISBN 978-1-4244-2958-5.
Jazyk publikace:angličtina
Název publikace:Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming
Název (cs):Optimalizace polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování
Strany:1599-1604
Sborník:Proc. of 2009 IEEE Congress on Evolutionary Computation
Konference:IEEE Congress on Evolutionary Computation
Místo vydání:NA, US
Rok:2009
ISBN:978-1-4244-2958-5
Vydavatel:IEEE Computational Intelligence Society
Soubory: 
+Typ Jméno Název Vel. Změněn
icongajda_sekanina_cec09.pdf253 KB2009-11-25 21:27:33
^ Vybrat vše
S vybranými:
Klíčová slova
polymorphic circuit, circuit synthesis, evolutionary design, cartesian genetic programming
Anotace
Článek pojednává o optimalizaci polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování. Kombinováním konvenčních algoritmů syntézy s evoluční optimalizací počtu hradel je dosaženo lepších výsledků než přímým návrhem pomocí CGP.
BibTeX:
@INPROCEEDINGS{
   author = {Zbyšek Gajda and Lukáš Sekanina},
   title = {Gate-Level Optimization of Polymorphic Circuits Using
	Cartesian Genetic Programming},
   pages = {1599--1604},
   booktitle = {Proc. of 2009 IEEE Congress on Evolutionary Computation},
   year = {2009},
   location = {NA, US},
   publisher = {IEEE Computational Intelligence Society},
   ISBN = {978-1-4244-2958-5},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=8949}
}

Vaše IPv4 adresa: 54.205.166.220
Přepnout na IPv6 spojení

DNSSEC [dnssec]