Disertace

Smrčka, A.: Verification of Asynchronous and Parametrized Hardware Designs, Brno, CZ, UITS FIT VUT, 2010, s. 124

Jazyk publikace:

angličtina

Název publikace:

Verification of Asynchronous and Parametrized Hardware Designs

Název (cs):

Verifikace asynchronních a parametrických návrhů hardware

Strany:

124

Místo vydání:

Brno, CZ

Rok:

2010

Vydavatel:

Ústav inteligentních systémů FIT VUT v Brně

Soubory:

Klíčová slova

Formální verifikace, modelování návrhů hardware, křížení časových domén, parametrický návrh hardware, čítačové automaty.

Anotace

V disertační práci jsou prezentovány dva originální přístupy k formální verifikaci návrhů hardware. Konkrétně se věnujeme metodě model checking systémů s více hodinovými signály a verifikaci parametrických návrhů hardware. Co se týče prvního přínosu, v práci jsou představeny čtyři metody, které jsou použity pro modelování křížení časových domén digitálního obvodu. Na modelech, které jsou získány navrhovaným způsobem, může být aplikován model checking obvyklým způsobem, přičemž problémy plynoucí ze synchronizace dat digitálního obvodu zůstávají pokryty. Čtyři navrhované metody se liší v přesnosti a v nárocích na formální verifikaci. Další přínos disertační práce je založen na překladu parametrických návrhů hardware do čítačových automatů přičemž využívá současných úspěšných výsledků v oblasti jejich automatické formální verifikace. Parametrický návrh hardware přeložen do čítačového automatu potom může být jednorázově verifikován pro všechny možné hodnoty parametrů.

BibTeX:

@PHDTHESIS{
   author = {Aleš Smrčka},
   title = {Verification of Asynchronous and Parametrized Hardware
	Designs},
   pages = {124},
   year = {2010},
   location = {Brno, CZ},
   publisher = {Department of Intelligent Systems FIT BUT},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9435}
}

Nacházíte se v sekcích

Disertace