Článek ve sborníku konference | |
| Přikryl, Z., Křoustek, J., Hruška, T., Kolář, D.: Fast Just-In-Time Translated Simulation for ASIP Design, In: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, Cottbus, DE, IEEE CS, 2011, s. 279-282, ISBN 978-1-4244-9753-9 | | Jazyk publikace: | angličtina |
|---|
| Název publikace: | Fast Just-In-Time Translated Simulation for ASIP Design |
|---|
| Název (cs): | Rychlý Just-In-Time překládaný simulátor pro vývoj ASIPů |
|---|
| Strany: | 279-282 |
|---|
| Sborník: | 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems |
|---|
| Konference: | IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2011 |
|---|
| Místo vydání: | Cottbus, DE |
|---|
| Rok: | 2011 |
|---|
| ISBN: | 978-1-4244-9753-9 |
|---|
| Vydavatel: | IEEE Computer Society |
|---|
| Klíčová slova |
|---|
Jazyky pro popis architektury, simulace, testování, aplikačně specifické procesory
|
| Anotace |
|---|
| Rychlý a přesný simulátor je
základním nástrojem pro efektivní návrh moderních vysoce
výkonných aplikačně specifických procesorů. Trendem v oblasti
návrhu je automatické generování simulátoru v závislosti na
popisu procesoru v jazyce pro popis architektury procesoru. Simulátor
je pak použit pro testování a validaci návrhu procesoru a cílové
aplikace, která na něm poběží. Navíc simulátor může
generovat profilovací informace. Tyto informace můžou být použity
pro optimalizaci jak procesoru, tak cílové aplikace. V tomto článku
je prezentován koncept Just-In-Time překládaného simulátoru,
který je automaticky generovaný a je schopen generovat profilovací
informace. Simulátor je velmi rychlý a je vygenerovaný v krátkém
čase. Může být použit i pro simulovaní specifických aplikací,
jako je samo modifikující kód nebo systémy s externí pamětí.
Experimentální výsledky jsou uvedeny na konci článku. |
| BibTeX: |
|---|
@INPROCEEDINGS{
author = {Zdeněk Přikryl and Jakub Křoustek and Tomáš Hruška and Dušan
Kolář},
title = {Fast Just-In-Time Translated Simulation for ASIP Design},
pages = {279--282},
booktitle = {14th IEEE International Symposium on Design and Diagnostics
of Electronic Circuits and Systems},
year = {2011},
location = {Cottbus, DE},
publisher = {IEEE Computer Society},
ISBN = {978-1-4244-9753-9},
language = {english},
url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9567}
} |
|