Článek ve sborníku konference

 
Košař, V.: Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy, In: Počítačové architektury a diagnostika 2011, Stará Lesná, SK, FIIT STU, 2011, s. 6, ISBN 978-80-227-3552-0
Jazyk publikace:čeština
Název publikace:Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy
Název (en):Reduction of Utilised FPGA Resources for Regular Expression Matching
Strany:6
Sborník:Počítačové architektury a diagnostika 2011
Konference:Počítačové architektury a diagnostika 2011, PAD 2011
Místo vydání:Stará Lesná, SK
Rok:2011
ISBN:978-80-227-3552-0
Vydavatel:Fakulta informatiky a informačních technologií STU
Klíčová slova
Nondeterministic Finite Automata, Reduction, FPGA, Pattern Matching, Regular Expression Matching
Anotace
Článek pojednává o redukci zabraných zdrojů FPGA pro vyhledávání
 vzorů popsaných regulárními výrazy. Redukce je dosaženo použitím algoritmu
 redukce nedeterministických konečných automatů. Použitím této redukce je
 možné dosáhnout redukce zdrojů v řádu desítek procent.
BibTeX:
@INPROCEEDINGS{
   author = {Vlastimil Košař},
   title = {Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů
	Popsaných Regulárními Výrazy},
   pages = {6},
   booktitle = {Počítačové architektury a diagnostika 2011},
   year = {2011},
   location = {Stará Lesná, SK},
   publisher = {Faculty of Informatics and Information Technology STU},
   ISBN = {978-80-227-3552-0},
   language = {czech},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9663}
}