Článek ve sborníku konference

 
Kaštil, J., Straka, M., Kotásek, Z.: Methodology for Increasing Reliability of FPGA Design via Partial Reconfiguration, In: The First Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN'12), Annecy, FR, Polimi, 2012, s. 1-4
Jazyk publikace:angličtina
Název publikace:Methodology for Increasing Reliability of FPGA Design via Partial Reconfiguration
Název (cs):Metodologie pro návrh systémů s vysokou spolehlivostí do FPGA
Strany:1-4
Sborník:The First Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN'12)
Konference:MEDIAN
Místo vydání:Annecy, FR
Rok:2012
Vydavatel:Politecnico di Milano
Klíčová slova
FPGA, částečná rekonfigurace, spolehlivost, redundance, hlídací obvod, SEU, řadič
Anotace
V příspěvku jsou prezentovány aktivity, které mají za cíl rozvíjet metodiku pro návrh systémů odolných proti poruchám do platformy FPGA. Metodika podporuje detekci a lokalizaci všech přechodných chyb v designu a opravném mechanismu, který je založen na principech částečné dynamické rekonfigurace čipu. Hlavní rysy metodiky jsou uvedeny v dokumentu.
Abstrakt
In the paper, the activities which aim at developing a methodology of fault tolerant systems design into FPGA platforms are presented. The methodology supports the detection a localization of all soft errors in the design and recovery mechanism which is based on the principles of partial dynamic reconfiguration of the chip. The main features of methodology are presented in the paper.
BibTeX:
@INPROCEEDINGS{
   author = {Jan Kaštil and Martin Straka and Zdeněk Kotásek},
   title = {Methodology for Increasing Reliability of FPGA Design via
	Partial Reconfiguration},
   pages = {1--4},
   booktitle = {The First Workshop on Manufacturable and Dependable
	Multicore Architectures at Nanoscale (MEDIAN'12)},
   year = {2012},
   location = {Annecy, FR},
   publisher = {Politecnico di Milano},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php?id=9904}
}