Disertační práce

Rok: Vedoucí: 
Student:  Název: 
Klíč.slova: 

Acceleration Methods for Evolutionary Design of Digital Circuits

Disertace:2012
Student:Vašíček Zdeněk, Ing.
Vedoucí:Sekanina Lukáš, prof. Ing., Ph.D.
Ústav:Ústav počítačových systémů FIT VUT v Brně
Stav:obhájeno
Datum:2012-05-31
Soubory:
Klíčová slova
návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace
Abstrakt
Ačkoliv můžeme v literatuře nalézt řadu příkladů prezentujících evoluční návrh jakožto zajímavou a slibnou alternativu k tradičním návrhovým technikám používaným v oblasti číslicových obvodů, praktické nasazení je často problematické zejména v důsledku tzv. problému škálovatelnosti, který se projevuje např. tak, že evoluční algoritmus je schopen poskytovat uspokojivé výsledky pouze pro malé instance řešeného problému. Vážný problém představuje tzv. problém škálovatelnosti evaluace fitness funkce, který je markantní zejména v oblasti syntézy kombinačních obvodů, kde doba potřebná pro ohodnocení kandidátního řešení typicky roste exponenciálně se zvyšujícím se počtem primárních vstupů.

Tato disertační práce se zabývá návrhem několika metod umožňujících redukovat problem škálovatelnosti evaluace v oblasti evolučního návrhu a optimalizace číslicových systémů. Cílem je pomocí několika případových studií ukázat, že s využitím vhodných akceleračních technik jsou evoluční techniky schopny automaticky navrhovat inovativní/kompetitivní řešení praktických problémů.

Aby bylo možné redukovat problém škálovatelnosti v oblasti evolučního návrhu číslicových filtrů, byl navržen doménově specifický akcelerátor na bázi FPGA. Tato problematika reprezentuje případ, kdy je nutné ohodnotit velké množství trénovacích dat a současně provést mnoho generací. Pomocí navrženého akcelerátoru se podařilo objevit efektivní implementace různých nelineárních obrazových filtrů. S využitím evolučně navržených filtrů byl vytvořen robustní nelineární filtr implusního šumu, který je chráněn užitným vzorem. Navržený filtr vykazuje v porovnání s konvenčními řešeními vysokou kvalitu filtrace a nízkou implementační cenu.

Spojením evolučního návrhu a technik známých z oblasti formální verifikace se podařilo vytvořit systém umožňující výrazně redukovat problém škálovatelnosti evoluční syntézy kombinačních obvodů na úrovni hradel. Navržená metoda dovoluje produkovat komplexní a přesto kvalitní řešení, která jsou schopna konkurovat komerčním nástrojům pro logickou syntézu. Navržený algoritmus byl experimentálně ověřen na sadě několika benchmarkových obvodů včetně tzv. obtížně syntetizovatelných obvodů, kde dosahoval v průměru o 25% lepších výsledků než dostupné akademické i komerční nástroje.

Poslední doménou, kterou se práce zabývá, je akcelerace evolučního návrhu lineárních systémů. Na příkladu evolučního návrhu násobiček s vícenásobnými konstantními koeficienty bylo ukázáno, že čas potřebný k evaluaci kandidátního řešení lze výrazně redukovat (defacto na ohodocení jediného testovacího vektoru), je-li brán v potaz charakter řešeného problému (v tomto případě linearita).

Citace ISO 690
VAŠÍČEK, Zdeněk. Acceleration Methods for Evolutionary Design of Digital Circuits. Brno, 2012. Dostupné z: http://www.fit.vutbr.cz/study/DP/PD.php?id=213. Disertační práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2012-05-31. Vedoucí práce Sekanina Lukáš.
BibTeX
@PHDTHESIS{
    author = {Zden{\v{e}}k Va{\v{s}}{\'{i}}{\v{c}}ek},
    title = {Acceleration Methods for Evolutionary Design of
	Digital Circuits},
    school = {Vysok{\'{e}} u{\v{c}}en{\'{i}} technick{\'{e}} v Brn{\v{e}},
	Fakulta informa{\v{c}}n{\'{i}}ch technologi{\'{i}}},
    year = {2012},
    location = {Brno, CZ},
    url = {http://www.fit.vutbr.cz/study/DP/PD.php?id=213}
}

Vaše IPv4 adresa: 54.166.245.10
Přepnout na IPv6 spojení

DNSSEC [dnssec]