Téma disertační práce

Školitel:Sekanina Lukáš, prof. Ing., Ph.D.
Student:Minařík Miloš, Ing.
Téma:Evoluční návrh a optimalizace mikroprogramových architektur
Zahájení v ak.r.:2010/2011
Charakteristika řešeného problému:

Realizace iteračních algoritmů je v obvodech ASIC často provedena pomocí datové cesty řízené mikrořadičem. Cílem projektu bude vytvořit a ověřit platformu pro návrh a optimalizaci takových mikroprogramových architektur. Navržené řešení bude ověřeno na reálných problémech (zadaných externí firmou). Pro návrh a optimalizaci se předpokládá výzkum a využití různých multikriteriálních evolučních přístupů.

Součást výzkumného projektu:
Publikace související s vypsaným tématem:
2008VAŠÍČEK Zdeněk, ŽÁDNÍK Martin, SEKANINA Lukáš a TOBOLA Jiří. On Evolutionary Synthesis of Linear Transforms in FPGA. In: Evolvable Systems: From Biology > to > Hardware. Berlin: Springer Verlag, 2008, s. 141-152. ISBN 978-3-540-85856-0.
2007VAŠÍČEK Zdeněk a SEKANINA Lukáš. An Evolvable Hardware System in Xilinx Virtex II Pro FPGA. International Journal of Innovative Computing and Applications. Geneva: Inderscience Publishers, 2007, roč. 1, č. 1, s. 63-73. ISSN 1751-648X.
2003SEKANINA Lukáš. Evolvable Components - From Theory to Hardware Implementations. Berlin: Springer Verlag, 2003. ISBN 3-540-40377-9.