Téma disertační práce

Školitel:Kotásek Zdeněk, doc. Ing., CSc.
Téma:Automatizace návrhu systémů odolných proti poruchám
Zahájení v ak.r.:2015/2016
Charakteristika řešeného problému:

V předcházejícím pětiletém období se tým školitele doc. Kotáska a jeho doktorandů zaměřil na tyto činnosti z oblasti návrhu systémů odolných proti poruchám:

Vytvořili jsme testovací platformu pro ověřování reakce systémů odolných proti poruchám implementovaných do rekonfigurovatelných architektur na injektované poruchy.

Implementovali jsme metodiku zaměřenou na ověřování elektromechanických aplikací z hlediska jejich odolnosti proti poruchám.

Zaměřili jsme se na ověření, zda funkční verifikace je vhodným nástrojem pro vyhodnocení, jestli poruchy uměle injektované do elektro-mechanického systému ovlivní funkcionalitu tohoto systému a do jaké míry. 

Vytvořili jsme a implementovali metodiku pro automatickou konstrukci hlídacích obvodů v systémech odolných proti poruchám nakonfigurovaných do FPGA.

Navrhli jsme metodiku pro realizaci systému odolného proti poruchám do omezeného implementačního prostoru v FPGA.

Navrhli jsme a zrealizovali řadič pro řízení částečné dynamické rekonfigurace po výskytu přechodné nebo trvalé poruchy v FPGA, rozšířili jsme jej o schopnost řídit opravu několika samostatně se vyskytujících trvalých poruch.

Navrhli jsme metodiku pro synchronizaci stavu systému odolného proti poruchám po odstranění vzniklé poruchy.

Své výsledky pravidelně publikujeme na konferencích a v časopisech s IF. Příspěvek, v němž popisujeme naši metodiku synchronizace po poruše získal v prosinci roku 2014 Best Paper Award na konferenci IEEE ICCES v Egyptě.  

Cílem tohoto nového tématu je vytvoření nadstavby nad uvedenými metodikami a jejich propojení.

Je třeba automatizovat analýzu navrhovaného číslicového systému na různé úrovni složitosti. Analýza bude realizována nad popisem ve VHDL nebo nad seznamem spojů navrženého systému. Druhá alternativa je univerzálnější. Cílem analýzy bude rozhodnutí o tom, jaká alternativa návrhu systému odolného proti poruchám bude využita - TMR, duplex, využití hlídacích obvodů či kombinace těchto přístupů a rozhodnutí o tom, zda tyto techniky budou použity pro dílčí komponenty či pro celý systém. Kritériem přijatého řešení budou takové parametry jako celkový nárůst objemu analyzované komponenty, spolehlivost, pravděpodobná střední doba mezi poruchami modifikovaného systému, rychlost rekonfigurace, on-line resp. off-line rekonfigurace, navýšení příkonu po implementaci principů návrhu odolného proti poruchám.

Jeden z principů, který by bylo možno v metodice použít, může být založen na pojmu testovatelný blok, který byl definován v disertační práci ing. Tomáše Herrmana, PhD. Tyto testovatelné bloky by byly implementovány jako rekonfigurovatelné a byly by slučovány do odolných architektur (TMR, NMR, ...). Posledním krokem takové metodiky by musel být převod zpět do VHDL a připojení řadiče rekonfigurace.

 

 

Vaše IPv4 adresa: 3.209.80.87
Přepnout na https