Topic of PhD thesis

Advisor:Kotásek Zdeněk, doc. Ing., CSc.
Topic:The design of fault tolerant systems reflecting low power
Start:2018/2019
PhD thesis subject:

Zvýšení odolnosti systému proti poruchám se obvykle dosahuje formou redundance, ať už se jedná o redundanci prostorovou (replikace na úrovni hardware), časovou (opakování výpočtu) nebo informační (redundantní zakódovaní informace). Uvedené přístupy jsou úzce spjaty. Zvýšení redundance však ovlivňuje spotřebu energie výsledného systému. Cílem tématu je vytvořit a implementovat metodiku návrhu systémů do prostředí, ve kterých je vyžadována vysoká spolehlivost (odolnost proti poruchám) a zároveň je kladen důraz na nízkou spotřebu (low power). Z hlediska optimalizačního se jedná o protichůdné požadavky, jejichž dosažení vyžaduje stanovení kompromisu.

Prvním podcílem práce by mohlo být rozšíření dostupných prostředků pro hodnocení spolehlivosti o možnost sledování průběhu spotřeby elektrické energie testovaného systému (DUT). Námi navržený systém umožňuje sledovat projev poruch na elektromechanickém systému, jenž je simulován na PC. Jeden z dalších podcílů by zahrnoval prozkoumání vlivu poruch na spotřebu testované jednotky ve spojitosti s principy vkládání odolnosti do systémů generovaných syntézou HLS, navrženými již dříve rovněž v rámci naší skupiny. Naše principy zahrnují kombinaci redundance prostorové, časové i informační. Vyhodnocení experimentů se zmíněnými prostředky poslouží jako základ pro následný výzkum v dané oblasti.

K získání experimentálních výstupů je možné využít dostupných výsledků, kterých v posledních letech tým školitele doc. Kotáska dosáhl:


1) Byla implementována metodika zaměřená na ověřování elektromechanických aplikací z hlediska jejich odolnosti proti poruchám.

2) Navrhli a zrealizovali jsme řadič pro řízení částečné dynamické rekonfigurace po výskytu přechodné nebo trvalé poruchy v FPGA, rozšířili jsme jej o schopnost řídit opravu několika samostatně se vyskytujících trvalých poruch.

3) Navrhli a implementovali jsme metodu vkládání redundance do obvodů realizovaných pomocí vysokoúrovňové syntézy (HLS) s využitím vysokoúrovňových modifikací kódu před jeho zpracováním syntézou HLS.

4) Navrhli jsme metodiku pro synchronizaci stavu systému odolného proti poruchám po odstranění vzniklé poruchy.

5) Vytvořili jsme a implementovali metodiku pro automatickou konstrukci hlídacích obvodů v systémech odolných proti poruchám nakonfigurovaných do FPGA.

6) Vytvořili jsme testovací platformu pro ověřování reakce systémů odolných proti poruchám implementovaných do rekonfigurovatelných architektur na injektované poruchy.

7) Navrhli jsme metodiku pro realizaci systému odolného proti poruchám do omezeného implementačního prostoru v FPGA.

Naše výsledky publikujeme na konferencích a v časopisech s IF. Příspěvek, v němž popisujeme naši metodiku synchronizace po poruše získal v prosinci roku 2014 Best Paper Award na konferenci IEEE ICCES v Egyptě.