Ústav počítačových systémů

Článek v časopise

MRÁZEK Vojtěch, SEKANINA Lukáš, DOBAI Roland, SÝS Marek a ŠVENDA Petr. Efficient On-Chip Randomness Testing Utilizing Machine Learning Techniques. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2019, roč. 99, č. 99, s. 1-11. ISSN 1063-8210.
Jazyk publikace:angličtina
Název publikace:Efficient On-Chip Randomness Testing Utilizing Machine Learning Techniques
Název (cs):Efektivní na čipu implementované ověřování náhodnosti dat využívající technik strojového učení
Strany:1-11
Místo vydání:US
Rok:2019
Časopis:IEEE Transactions on Very Large Scale Integration (VLSI) Systems, roč. 99, č. 99, US
ISSN:1063-8210
DOI:10.1109/TVLSI.2019.2923848
Klíčová slova
randomness testing, evolvable hardware, FPGA
Anotace
Ověřování náhodnosti je důležitá procedura, kterou musí podstoupit bitové řetězce produkované kritickými kryptografickými bloky, jakými jsou šifrovací funkce a hašovací funkce. Článek představuje novou platformu pro ověřování náhodnosti dat. Platforma využívá principy genetického programování, což je metoda strojového učení vyvinutá pro automatizovaný návrh programů a obvodů. Platforma dovoluje evolučně navrhovat tzv. rozlišovače náhodnosti přímo na čipu. Každý rozlišovač je reprezentován booleovským polynomem v algebraické normální formě. Ověřování náhodnosti je prováděno pro bitové řetězce, které jsou uloženy v paměti na čipu nebo generovány obvodem umístěným přímo na čipu. Platforma je založena na čipu Xilinx Zynq-7000 All Programmable System on Chip, který obsahuje programovatelné hradlové pole a ARM procesory. Platforma byla testována z pohledu kvality ověřování náhodnosti, výkonnosti a využití zdrojů na čipu. Navzdory příkonu menšímu než 3W, poskytuje navržené řešení ověřování náhodnosti kvalitou srovnatelné se standardně používanými bateriemi běžícími na běžném personálním počítači.
BibTeX:
@ARTICLE{
   author = {Vojt{\v{e}}ch Mr{\'{a}}zek and Luk{\'{a}}{\v{s}}
	Sekanina and Roland Dobai and Marek S{\'{y}}s and
	Petr {\v{S}}venda},
   title = {Efficient On-Chip Randomness Testing Utilizing
	Machine Learning Techniques},
   pages = {1--11},
   journal = {IEEE Transactions on Very Large Scale Integration (VLSI)
	Systems},
   volume = {99},
   number = {99},
   year = {2019},
   ISSN = {1063-8210},
   doi = {10.1109/TVLSI.2019.2923848},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=11687}
}

Vaše IPv4 adresa: 34.229.113.106
Přepnout na https