Ing. Radek Hrbáček

SÁNCHEZ-CLEMENTE Antonio José, ENTRENA Luis, HRBÁČEK Radek a SEKANINA Lukáš. Error Mitigation using Approximate Logic Circuits: A Comparison of Probabilistic and Evolutionary Approaches. IEEE Transactions on Reliability. 2016, roč. 65, č. 4, s. 1871-1883. ISSN 0018-9529. Dostupné z: http://dx.doi.org/10.1109/TR.2016.2604918
Jazyk publikace:angličtina
Název publikace:Error Mitigation using Approximate Logic Circuits: A Comparison of Probabilistic and Evolutionary Approaches
Název (cs):Maskování chyb pomocí aproximovaných logických obvodů: Porovnání pravděpodobnostního a evolučního přístupu
Strany:1871-1883
Místo vydání:US
Rok:2016
URL:http://dx.doi.org/10.1109/TR.2016.2604918
Časopis:IEEE Transactions on Reliability, roč. 65, č. 4, US
ISSN:0018-9529
Soubory: 
+Typ Jméno Název Vel. Poslední změna
icontr_reliab2016.pdf1,82 MB2016-12-02 11:27:09
^ Vybrat vše
S vybranými:
Klíčová slova
Approximate logic circuit, error mitigation, evolutionary computing, single-event transient (SET), single-event upset (SEU)
Anotace
Miniaturizace elektronických komponent je velkou výzvou pro zajištění spolehlivosti číslicových obvodů. Protože zálohování obvodů jako je třímodulová redundance (TMR) vede ke značnému nárůstu velikosti obvodu, je výhodné používat jednodušší přístupy. Aproximované obvody dovolují optimalizovat logiku určenou pro potlačení poruch různého typu, např. přechodové, občasné a permanentní poruchy. Optimalizace obvodů zálohy tak, aby dosahovaly co nejvyšší schopnosti maskovat poruchy a současně byla redukována jejich plocha, je obtížný problém. V této studii jsou navrženy a porovnány dva přístupy pro generování aproximovaných obvodů pro systém TMR. Pravděpodobnostní přístup aproximuje obvod s využitím greedy algoritmu a pravděpodobnostního odhadu chyby. Evoluční přístup nabízí radikálně jiná řešení, která je obtížné najít jinými postupy. Kombinací obou metod je možné prozkoumat prostor možných řešení velmi detailně. Experimenty ukazují, že evoluční přístup je schopen dodat o něco lepší řešení. Obě tyto metody ale významně vylepšují stávající přístupy v oblasti implementace částečné obvodové redundance.
BibTeX:
@ARTICLE{
   author = {Jos{\'{e}} Antonio S{\'{a}}nchez-Clemente and Luis Entrena
	and Radek Hrb{\'{a}}{\v{c}}ek and Luk{\'{a}}{\v{s}} Sekanina},
   title = {Error Mitigation using Approximate Logic Circuits: A
	Comparison of Probabilistic and Evolutionary Approaches},
   pages = {1871--1883},
   journal = {IEEE Transactions on Reliability},
   volume = {65},
   number = {4},
   year = {2016},
   ISSN = {0018-9529},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10995}
}

Vaše IPv4 adresa: 54.92.201.232
Přepnout na IPv6 spojení

DNSSEC [dnssec]