Ing. Vojtěch Mrázek

MRÁZEK Vojtěch a VAŠÍČEK Zdeněk. Acceleration of Transistor-Level Evolution using Xilinx Zynq Platform. In: 2014 IEEE International Conference on Evolvable Systems Proceedings. Piscataway: Institute of Electrical and Electronics Engineers, 2014, s. 9-16. ISBN 978-1-4799-4480-4. Dostupné z: http://dx.doi.org/10.1109/ICES.2014.7008716
Jazyk publikace:angličtina
Název publikace:Acceleration of Transistor-Level Evolution using Xilinx Zynq Platform
Název (cs):Akcelerace evolučního návrhu obvodů na úrovni tranzistorů pomocí platformy Xilinx Zynq
Strany:9-16
Sborník:2014 IEEE International Conference on Evolvable Systems Proceedings
Konference:IEEE Symposium Series on Computational Intelligence
Místo vydání:Piscataway, US
Rok:2014
URL:http://dx.doi.org/10.1109/ICES.2014.7008716
ISBN:978-1-4799-4480-4
Vydavatel:Institute of Electrical and Electronics Engineers
Soubory: 
+Typ Jméno Název Vel. Poslední změna
iconPID3413423-3.pdf634 KB2015-06-03 13:39:42
^ Vybrat vše
S vybranými:
Klíčová slova
Xilinx Zynq, transistor-level evolution, evolutionary design, combinational circuit
Anotace
Cílem tohoto článku je představení nového akcelerátoru, který byl navržen pro řešení problému evoluční syntézy digitálních obvodů popsaných na úrovni tranzistorů. Navržený akcelerátor, který využívá nedávno představené platformy Xilinx Zynq, se skládá z diskrétního simulátoru implementovaného v logické části a evolučního algoritmu běžící na vestaveném ARM procesoru.
Diskrétní simulátor byl navržen tak, aby udržoval dobrý poměr mezi přesností a rychlostí simulace. Simulátor využívá konceptu virtuálního rekonfigurovatelného obvodu. Pracuje na více logických úrovních, což umožňuje vyhodnotit chování kandidátních řešení na přijatelné úrovni abstrakce. Návrh virtálního rekonfigurovatelného obvodu byl rozšířen o obousměrný datový tok, což koresponduje s chováním tranzistorů. 
Podle experimentálního ověčení navržený akcelrátor urychluje evoluci o jeden řád v porovnání s optimalizovanou softwarovou implementací. Akcelerátor by využit pro evoluci základních logických obvodů až s pěti vstupy. Bylo ukázáno, že je možné najít řešení srovnatelné s konvenčními postupy.
BibTeX:
@INPROCEEDINGS{
   author = {Vojt{\v{e}}ch Mr{\'{a}}zek and Zden{\v{e}}k
	Va{\v{s}}{\'{i}}{\v{c}}ek},
   title = {Acceleration of Transistor-Level Evolution using Xilinx Zynq
	Platform},
   pages = {9--16},
   booktitle = {2014 IEEE International Conference on Evolvable Systems
	Proceedings},
   year = {2014},
   location = {Piscataway, US},
   publisher = {Institute of Electrical and Electronics Engineers},
   ISBN = {978-1-4799-4480-4},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10783}
}

Vaše IPv4 adresa: 54.198.143.210
Přepnout na IPv6 spojení

DNSSEC [dnssec]