Ing. Vojtěch Mrázek

MRÁZEK Vojtěch a VAŠÍČEK Zdeněk. Parallel Optimization of Transistor Level Circuits using Cartesian Genetic Programming. In: GECCO Companion '17 Proceedings of the Companion Publication of the 2017 on Genetic and Evolutionary Computation Conference. Berlin: Association for Computing Machinery, 2017, s. 1849-1856. ISBN 978-1-4503-4939-0.
Jazyk publikace:angličtina
Název publikace:Parallel Optimization of Transistor Level Circuits using Cartesian Genetic Programming
Název (cs):Paralelní optimalizace obvodů popsaných na úrovni tranzistorů pomocí kartézského genetického programování
Strany:1849-1856
Sborník:GECCO Companion '17 Proceedings of the Companion Publication of the 2017 on Genetic and Evolutionary Computation Conference
Konference:Genetic and Evolutionary Computation Conference 2017
Místo vydání:Berlin, DE
Rok:2017
ISBN:978-1-4503-4939-0
Vydavatel:Association for Computing Machinery
Soubory: 
+Typ Jméno Název Vel. Poslední změna
iconpaper.pdf1,19 MB2017-04-27 12:05:27
^ Vybrat vše
S vybranými:
Klíčová slova
Evolutionary optimization, transistor-level, parallel systems, digital circuits 
Anotace
Cílem toho článku je ukázat nový paralelní přístup k evoluční optimalizaci kombinačních obvodů popsaných na úrovni tranzistorů. Evoluční optimalizace je řízena fitness funkcí určenou simulátorem kandidátních obvodů. Byl představen nový diskrétní simulátor, který má dobrý poměr mezi rychlostí a přesností evaluace. Simulátor je založen na událostně řízené simulaci. Mimo to byl použit přesný numerický SPICE simulátor, který validuje výsledky diskrétního simulátoru v průběhu evaluace. Abychom zvýšili rychlost evoluce, byly zavedeny tři nové paralelní přístupy: (i) paralelismus na úrovni vláken, (ii) využívající více uzlů, které mezi sebou komunikují a distribuují nejlepší řešení a (iii) architektura klient-server, která řeší problém omezeného počtu instancí SPICE simulátoru.
BibTeX:
@INPROCEEDINGS{
   author = {Vojt{\v{e}}ch Mr{\'{a}}zek and Zden{\v{e}}k
	Va{\v{s}}{\'{i}}{\v{c}}ek},
   title = {Parallel Optimization of  Transistor Level Circuits using
	Cartesian Genetic Programming},
   pages = {1849--1856},
   booktitle = {GECCO Companion '17 Proceedings of the Companion Publication
	of the 2017 on Genetic and Evolutionary Computation
	Conference},
   year = {2017},
   location = {Berlin, DE},
   publisher = {Association for Computing Machinery},
   ISBN = {978-1-4503-4939-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=11377}
}

Vaše IPv4 adresa: 54.92.141.211
Přepnout na IPv6 spojení

DNSSEC [dnssec]