Doc. Ing. Jiří Jaroš, Ph.D.

Pokročilé paralelní a vestavěné počítačové systémy

Název v angličtině:Advanced parallel and embedded computer systems
Hlavní řešitel:Sekanina Lukáš
Spoluřešitelé:Bartoš Václav, Bidlo Michal, Budiský Jakub, Crha Adam, Čekan Ondřej, Čudová Marta, Dobai Roland, Fučík Otto, Fukač Tomáš, Grochol David, Hrbáček Radek, Husa Jakub, Hyrš Martin, Jaroš Jiří, Kekely Lukáš, Kekely Michal, Kešner Filip, Kidoň Marek, Kořenek Jan, Krčma Martin, Krobot Pavel, Kučera Jan, Lojda Jakub, Martínek Tomáš, Matoušek Denis, Matoušek Jiří, Mrázek Vojtěch, Nevoral Jan, Nikl Vojtěch, Pánek Richard, Podivínský Jakub, Riša Michal, Růžička Richard, Strnadel Josef, Szurman Karel, Šimek Václav, Vašíček Zdeněk, Vaverka Filip, Viktorin Jan, Vrána Roman, Wiglasz Michal, Wrona Jan, Zachariášová Marcela
Agentura:Vysoké učení technické v Brně - Vnitřní projekty VUT
Kód:FIT-S-17-3994
Zahájení:2017-03-01
Ukončení:2019-12-31
Klíčová slova:vestavěný systém, programovatelné hradlové pole, paralelní systém, optimalizace
Anotace:
Hledání a ověřování nových algoritmů a výpočetních platforem uplatnitelných při návrhu, optimalizaci a realizaci moderních počítačových systémů. Budeme se zabývat zejména takovými systémy, které jsou založeny na rekonfigurovatelných nebo víceprocesorových architekturách, mají charakter vestavěných systémů, jsou vyžadovány vyšší stupeň spolehlivosti a jejich pokročilá optimalizace dle různých kritérií. Důraz je kladen na zintenzivnění podílu doktorandů na výsledcích a prezentaci výsledků na mezinárodní úrovni.

Publikace

2018CRHA Adam, ŠIMEK Václav a RŮŽIČKA Richard. Towards novel format for representation of polymorphic circuits. In: 13th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS). Taormina: IEEE Circuits and Systems Society, 2018, s. 1-2. ISBN 978-1-5386-5290-9.
 FIŠER Petr a ŠIMEK Václav. Optimum Polymorphic Circuits Synthesis Method. In: 13th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS). Taormina: IEEE Circuits and Systems Society, 2018, s. 1-6. ISBN 978-1-5386-5290-9.
 LOJDA Jakub a KOTÁSEK Zdeněk. Fault Tolerance in HLS for the Purposes of Reliable System Design Automation. In: Proceedings of the 6th Prague Embedded Systems Workshop. Roztoky u Prahy: Fakulta informačních technologií ČVUT, 2018, s. 31-32. ISBN 978-80-01-06456-6.
 MATOUŠEK Denis, KUBIŠ Juraj, MATOUŠEK Jiří a KOŘENEK Jan. Regular Expression Matching with Pipelined Delayed Input DFAs for High-speed Networks. In: Proceedings of the 14th ACM/IEEE Symposium on Architectures for Networking and Communications Systems. Ithaca, NY, 2018, s. 1-7.
 MATOUŠEK Denis, MATOUŠEK Jiří a KOŘENEK Jan. High-speed Regular Expression Matching with Pipelined Memory-based Automata. Proceedings of the 2018 IEEE 26th Annual International Symposium on Field-Programmable Custom Computing Machines. Boulder, CO: IEEE Computer Society, 2018.
 NEVORAL Jan, RŮŽIČKA Richard a ŠIMEK Václav. CMOS Gates with Second Function. In: 2018 IEEE Computer Society Annual Symposium on VLSI. Hongkong: IEEE Computer Society, 2018, s. 82-87. ISBN 978-1-5386-7099-6.
 STRNADEL Josef. Predictability Analysis of Interruptible Systems by Statistical Model Checking. IEEE Design & Test. Pistacaway: IEEE Circuits and Systems Society, 2018, roč. 35, č. 2, s. 57-63. ISSN 2168-2356.
 TREFZER Martin A. a SEKANINA Lukáš. Guest Editorial: Bio-inspired Hardware and Evolvable Systems. IET Computers & Digital Techniques. Stevenage: The Institution of Engineering and Technology, 2018, roč. 12, č. 4. ISSN 1751-8601.
2017KEKELY Michal a KOŘENEK Jan. Packet Classification with Limited Memory Resources. In: In proceedings 2017 Euromicro Conference on Digital System Design. Vieden: Institute of Electrical and Electronics Engineers, 2017, s. 179-183. ISBN 978-1-5386-2145-5.
 KEŠNER Filip, SEKANINA Lukáš a BRÁZDIL Milan. Modular Framework for Detection of Inter-ictal Spikes in iEEG. In: The 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC'17). Los Alamos: Institute of Electrical and Electronics Engineers, 2017, s. 418-421. ISBN 978-1-5090-2809-2.
 KIDOŇ Marek a DOBAI Roland. Evolutionary design of hash functions for IP address hashing using genetic programming. In: 2017 IEEE Congress on Evolutionary Computation (CEC). San Sebastian: Institute of Electrical and Electronics Engineers, 2017, s. 1720-1727. ISBN 978-1-5090-4601-0.
 KOŘENEK Jan a KEKELY Michal. Mapping of P4 Match Action Tables to FPGA. In: Preceedings of 27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS. Ghent: Institute of Electrical and Electronics Engineers, 2017, s. 1-2. ISBN 978-90-90-30428-1.
 KRČMA Martin a KOTÁSEK Zdeněk. Approximation accuracy of different FPNN types. In: Proceedings of the 5th Prague Embedded Systems Workshop. Roztoky u Prahy: Fakulta informačních technologií ČVUT, 2017, s. 81-82. ISBN 978-80-01-06178-7.
 KRČMA Martin, LOJDA Jakub a KOTÁSEK Zdeněk. Triple Modular Redundancy Used in Field Programmable Neural Networks. In: Proceedings of IEEE East-West Design & Test Symposium. Novi Sad: IEEE Computer Society, 2017, s. 1-6. ISBN 978-1-5386-3298-7.
 LOJDA Jakub a KOTÁSEK Zdeněk. A Basic Approach to Fault Tolerance of Data Paths of HLS-synthesized Systems and its Evaluation. In: Proceedings of the 5th Prague Embedded Systems Workshop. Roztoky u Prahy: Fakulta informačních technologií ČVUT, 2017, s. 79-80. ISBN 978-80-01-06178-7.
 LOJDA Jakub a KOTÁSEK Zdeněk. Automatizace návrhu systémů odolných proti poruchám pomocí vysokoúrovňové syntézy. In: Počítačové architektury & diagnostika 2017. Smolenice: Slovenská technická univerzita v Bratislavě, 2017, s. 59-62. ISBN 978-80-972784-0-3.
 LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Redundant Data Types and Operations in HLS and their Use for a Robot Controller Unit Fault Tolerance Evaluation. In: Proceedings of IEEE East-West Design & Test Symposium. Novi Sad: IEEE Computer Society, 2017, s. 359-364. ISBN 978-1-5386-3298-7.
 LOJDA Jakub, PODIVÍNSKÝ Jakub, KOTÁSEK Zdeněk a KRČMA Martin. Data Types and Operations Modifications: a Practical Approach to Fault Tolerance in HLS. In: Proceedings of IEEE East-West Design & Test Symposium. Novi Sad: IEEE Computer Society, 2017, s. 273-278. ISBN 978-1-5386-3298-7.
 PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. The Use of Functional Verification for Monitoring Impact of Faults in SRAM-based FPGAs. In: Proceedings of the 5th Prague Embedded Systems Workshop. Roztoky u Prahy: Fakulta informačních technologií ČVUT, 2017, s. 81-82. ISBN 978-80-01-06178-7.
 PODIVÍNSKÝ Jakub, LOJDA Jakub, ČEKAN Ondřej, PÁNEK Richard a KOTÁSEK Zdeněk. Reliability Analysis and Improvement of FPGA-based Robot Controller. In: Proceedings of the 2017 20th Euromicro Conference on Digital System Design. Vídeň: IEEE Computer Society, 2017, s. 337-344. ISBN 978-1-5386-2146-2.
 PODIVÍNSKÝ Jakub, ČEKAN Ondřej, LOJDA Jakub, ZACHARIÁŠOVÁ Marcela, KRČMA Martin a KOTÁSEK Zdeněk. Functional Verification Based Platform for Evaluating Fault Tolerance Properties. Microprocessors and Microsystems. Amsterdam: Elsevier Science, 2017, roč. 52, č. 5, s. 145-159. ISSN 0141-9331.
 PÁNEK Richard. Systémy odolné proti poruchám - metodika návrhu řadiče rekonfigurace. In: Počítačové architektury & diagnostika 2017. Smolenice: Slovenská technická univerzita v Bratislavě, 2017, s. 24-27. ISBN 978-80-972784-0-3.
 SHAFIQUE Muhammad, HAFIZ Rehan, JAVED Muhammad Usama, ABBAS Sarmad, SEKANINA Lukáš, VAŠÍČEK Zdeněk a MRÁZEK Vojtěch. Adaptive and Energy-Efficient Architectures for Machine Learning: Challenges, Opportunities, and Research Roadmap. In: 2017 IEEE Computer Society Annual Symposium on VLSI. Los Alamitos: IEEE Computer Society Press, 2017, s. 627-632. ISBN 978-1-5090-6762-6.
 STRNADEL Josef. On Dependability Assessment of Fault Tolerant Systems by Means of Statistical Model Checking. In: Proceedings of the 2017 20th Euromicro Conference on Digital System Design. Los Alamitos: IEEE Computer Society, 2017, s. 352-355. ISBN 978-1-5386-2146-2.
 SZURMAN Karel a KOTÁSEK Zdeněk. State Synchronization of Faulty Soft Core Processors in Reconfigurable TMR Architecture. In: Počítačové architektúry & diagnostika 2017. Smolenice: Slovenská technická univerzita v Bratislavě, 2017, s. 51-54. ISBN 978-80-972784-0-3.
 VYSOCKÝ Ondřej, BESEDA Martin, ŘÍHA Lubomír, ZAPLETAL Jan, NIKL Vojtěch, LYSAGHT Michael a KANNAN Venkatesh. Evaluation of the HPC Applications Dynamic Behavior in Terms of Energy Consumption. In: PROCEEDINGS OF THE FIFTH INTERNATIONAL CONFERENCE ON PARALLEL, DISTRIBUTED, GRID AND CLOUD COMPUTING FOR ENGINEERING. Stirlingshire: Civil-Comp Press, 2017, s. 30-49. ISBN 978-1-905088-66-9.
 WIGLASZ Michal a SEKANINA Lukáš. Evolutionary Approximation of Gradient Orientation Module in HOG-based Human Detection System. In: 2017 IEEE Global Conference on Signal and Information Processing GlobalSIP 2017. Montreal: IEEE Signal Processing Society, 2017, s. 1300-1304. ISBN 978-1-5090-5989-8.
 ČEKAN Ondřej a KOTÁSEK Zdeněk. A Probabilistic Context-Free Grammar Based Random Test Program Generation. In: Proceedings of 20th Euromicro Conference on Digital System Design. Vídeň: Technische Universitaet Wien, 2017, s. 356-359. ISBN 978-1-5386-2146-2.
 ČUDOVÁ Marta. Framework for Planning, Running and Monitoring Cooperating Computations. In: Počítačové architektúry & diagnostika PAD 2017. Bratislava: Slovenská technická univerzita v Bratislavě, 2017, s. 20-23. ISBN 978-80-972784-0-3.

Vaše IPv4 adresa: 54.225.17.239
Přepnout na IPv6 spojení

DNSSEC [dnssec]