Ing. Jan Kořenek, Ph.D.

DVOŘÁK Milan a KOŘENEK Jan. Low Latency Book Handling in FPGA for High Frequency Trading. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 175-178. ISBN 978-1-4799-4558-0.
Jazyk publikace:angličtina
Název publikace:Low Latency Book Handling in FPGA for High Frequency Trading
Název (cs):Nízkolatenční správa knihy v FPGA pro rychlé obchodování na burze
Strany:175-178
Sborník:17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
Konference:IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2014
Místo vydání:Warszawa, PL
Rok:2014
ISBN:978-1-4799-4558-0
Vydavatel:IEEE Computer Society
Soubory: 
+Typ Jméno Název Vel. Poslední změna
iconDDECS_2014_HFT_Dvorak.pdf103 KB2014-05-26 14:49:00
^ Vybrat vše
S vybranými:
Klíčová slova
FPGA, Cuckoo hashing, HFT, High Frequency Trading,
Anotace
 S neustálým rozvojem algoritmického obchodování sílí tlak na snižování latence systémů pro elektronické obchodování. Od snižování latence přenosu dat mezi aplikací a síťovým rozhraním se postupně přesunula pozornost na snižování latence dekódování zpráv, které přicházejích po síti zburzy. Kromě dekódování zpráv je ale důležité rychle aktualizovat iobraz burzy (knihu). Proto jsme navrhli novou hardwarovou architekturu, která na základě zpráv přicházejících z burzy udržuje aktuální knihu s nejnižšími nabídkovými a nejvyššími poptávkovými cenami. Pro každou zprávu je nutné najít obchodovaný instrument a odpovídajícím způsobem aktulizovat záznam. Navržená architektura využívá pro správu knihy kukaččí hašování, což umožňuje dosáhnout nízké latence při vyhledání instrumentu a současně vysoké míry zaplnění paměti pro uložení instrumentů. V příspěvku je diskutován kompromis mezi latencí vyhledání a efektivitou využití paměti. Při průměrné latenci 253 ns umožňuje navržená architektura pracovat s 112 700 instrumenty a to jen při využití 144 Mbit QDR SRAM.
BibTeX:
@INPROCEEDINGS{
   author = {Milan Dvo{\v{r}}{\'{a}}k and Jan Ko{\v{r}}enek},
   title = {Low Latency Book Handling in FPGA for High Frequency Trading},
   pages = {175--178},
   booktitle = {17th IEEE Symposium on Design and Diagnostics of Electronic
	Circuits and Systems},
   year = {2014},
   location = {Warszawa, PL},
   publisher = {IEEE Computer Society},
   ISBN = {978-1-4799-4558-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10622}
}

Vaše IPv4 adresa: 54.158.212.93
Přepnout na IPv6 spojení

DNSSEC [dnssec]