Ing. Jan Kořenek, Ph.D.

KOŠAŘ Vlastimil a KOŘENEK Jan. Dynamically Reconfigurable Architecture with Atomic Configuration Updates for Flexible Regular Expressions Matching in FPGA. In: Proceedings of The 19th Euromicro Conference on Digital Systems Design. Limassol: IEEE Computer Society, 2016, s. 591-598. ISBN 978-1-5090-2816-0.
Jazyk publikace:angličtina
Název publikace:Dynamically Reconfigurable Architecture with Atomic Configuration Updates for Flexible Regular Expressions Matching in FPGA
Název (cs):Dynamicky rekonfigurovatelná architektura podporující atomické změny konfigurace pro flexibilní vyhledávání řetězců popsaných regulárními výrazy v FPGA
Strany:591-598
Sborník:Proceedings of The 19th Euromicro Conference on Digital Systems Design
Konference:19th Euromicro Conference on Digital Systems Design
Místo vydání:Limassol, CY
Rok:2016
ISBN:978-1-5090-2816-0
Vydavatel:IEEE Computer Society
Klíčová slova
FPGA, NFA, Regular Expressions
Anotace
Vyhledávání řetězců popsaných regulárními výrazy je běžně využíváno v bezpečnostních zařízeních pro detekci nežádoucího síťového provozu. Bezpečnostní zařízení musí být schopna aktualizovat množinu používaných regulárních výrazů co nejrychleji. Aktualizace musí probíhat bez narušení běžné činnosti zařízení. Proto musí být aktualizace množiny regulárních výrazů atomickou operací. Stávající rekonfigurovatelné architektury pro vyhledávaní řetězců popsaných regulárními výrazy nejsou vhodná pro vysoce integrovaná vestavěná síťová zařízení, protože vyžadují buď dodatečnou paměť, externí ASIC nebo vyžadují částečnou dynamickou rekonfiguraci. Architektury založené na deterministickém konečném automaty trpí výraznou časovou složitostí i pro běžně používané množiny regulárních výrazů. Proto v tomto článku představujeme přeprogramovatelnou architekturu s podporou pro atomickou aktualizaci množiny regulárních výrazů vhodnou pro běžně používané množiny regulárních výrazů. Navržená architektura je inspirována předchozími architekturami navrženými jak pro ASIC tak pro FPGA. Na rozdíl od předchozí architektury pro FPGA spotřebovává výrazně méně zdrojů FPGA. Navržená architektura využívá propojovací síť s lineární prostorovou složitostí, zatímco předchozí architektura používá propojovací síť s kvadratickou složitostí. Spotřeba LUT je oproti předchozí architektuře nižší 6,9 až 48,9 krát. Jeden vyhledávaný symbol spotřebovává v závislosti na parametrech jednotky 4,35 až 32,2 LUT.
BibTeX:
@INPROCEEDINGS{
   author = {Vlastimil Ko{\v{s}}a{\v{r}} and Jan Ko{\v{r}}enek},
   title = {Dynamically Reconfigurable Architecture with Atomic
	Configuration Updates for Flexible Regular Expressions
	Matching in FPGA},
   pages = {591--598},
   booktitle = {Proceedings of The 19th Euromicro Conference on Digital
	Systems Design},
   year = {2016},
   location = {Limassol, CY},
   publisher = {IEEE Computer Society},
   ISBN = {978-1-5090-2816-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=11165}
}

Vaše IPv4 adresa: 54.227.127.109
Přepnout na IPv6 spojení

DNSSEC [dnssec]