Ing. Tomáš Pečenka

Publications

2008PEČENKA Tomáš, SEKANINA Lukáš and KOTÁSEK Zdeněk. Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability. ACM Transactions on Design Automation of Electronic Systems. 2008, vol. 13, no. 3, pp. 1-21. ISSN 1084-4309.
 PEČENKA Tomáš. Prostředky a metody pro automatické generování testovacích obvodů. Brno: Faculty of Information Technology BUT, 2008. ISBN 978-80-214-3603-9.
 STRNADEL Josef, PEČENKA Tomáš and KOTÁSEK Zdeněk. Measuring Design for Testability Tool Effectiveness by Means of FITTest_BENCH06 Benchmark Circuits. Computing and Informatics. Bratislava: Slovak Academic Press, 2008, vol. 27, no. 6, pp. 913-930. ISSN 1335-9150.
2006PEČENKA Tomáš and KOTÁSEK Zdeněk. I-path Scheduling Algorithm for RT Level Circuits. In: MEMICS 2006 2nd Doctoral Workshop on Mathematical and Engineering Methods in Computer Science. Mikulov, 2006, pp. 174-181. ISBN 80-214-3287-X.
 PEČENKA Tomáš, KOTÁSEK Zdeněk and SEKANINA Lukáš. FITTest_BENCH06: A New Set of Benchmark Circuits Reflecting Testability Properties. In: Proc. of 2006 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Praha: IEEE Computer Society, 2006, pp. 285-289. ISBN 1424401844.
 PEČENKA Tomáš, STRNADEL Josef, KOTÁSEK Zdeněk and SEKANINA Lukáš. Testability Estimation Based on Controllability and Observability Parameters. In: Proceedings of the 9th EUROMICRO Conference on Digital System Design (DSD'06). Cavtat: IEEE Computer Society, 2006, pp. 504-514. ISBN 0-7695-2609-8.
 PEČENKA Tomáš. Prostředky a metody pro automatické vytváření testovacích obvodů. In: Sborník příspěvků pracovního semináře Počítačové architektury & diagnostika pro studenty doktorského studia. Bratislava: Institute of Informatics, Slovak Academy of Sciences, 2006, pp. 13-18. ISBN 80-969202-2-7.
2005KOTÁSEK Zdeněk, STRNADEL Josef and PEČENKA Tomáš. Methodology of Selecting Scan-Based Testability Improving Technique. In: Proc. of 8th IEEE Design and Diagnostic of Electronic Circuits and Systems Workshop. Sopron: University of West Hungary, 2005, pp. 186-189. ISBN 963-9364-48-7.
 PEČENKA Tomáš, KOTÁSEK Zdeněk, SEKANINA Lukáš and STRNADEL Josef. Automatic Discovery of RTL Benchmark Circuits with Predefined Testability Properties. In: Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2005, pp. 51-58. ISBN 0-7695-2399-4.
 PEČENKA Tomáš. At-speed testování spojů na kartě COMBO6. In: Proc. of 8th IEEE Design and Diagnostic of Electronic Circuits and Systems Workshop. Sopron: University of West Hungary, 2005, pp. 221-223. ISBN 963-9364-48-7.
 PEČENKA Tomáš. Generating Synthetic Benchmark Circuits with Predefined Testability Properties. In: Pre-Proc. 1st Doctoral Workshop on Mathematical and Engineering Methods in Computer Science. Brno, 2005, pp. 200-209.
 PEČENKA Tomáš. Prostředky a metody pro automatické vytváření testovacích obvodů. In: Sborník příspěvků ze semináře Počítačové Architektury a Diagnostika. Praha: Faculty of Electrical Engineering, Czech Technical University, 2005, pp. 135-140. ISBN 80-01-03298-1.
 STRNADEL Josef, PEČENKA Tomáš and SEKANINA Lukáš. On Testability Analysis Driven Generation of Synthetic Register-Transfer Level Benchmark Circuits. In: Proceedings of 5th Electronic Circuits and Systems Conference. Bratislava: Slovak University of Technology in Bratislava, 2005, pp. 107-110.
 ŽÁDNÍK Martin, PEČENKA Tomáš and KOŘENEK Jan. NetFlow Probe for High-Speed Networks. In: Proceedings of the International Conference on Field Programmable Logic and Applications (FPL05). Tampere: IEEE Computer Society, 2005, pp. 695-698. ISBN 0-7803-9362-7.
2004KOTÁSEK Zdeněk, PEČENKA Tomáš and STRNADEL Josef. Improving Testability Parameters of Pipelined Circuits Through the Identification of Testable Cores. In: Proc. of the 7th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Bratislava: Slovak Academy of Science, 2004, pp. 99-104. ISBN 80-969117-9-1.
 KOTÁSEK Zdeněk, PEČENKA Tomáš, SEKANINA Lukáš and STRNADEL Josef. Evolutionary Design of Synthetic RTL Benchmark Circuits. In: Informal Digest of Papers, IEEE European Test Workshop 2004. Montpellier: IEEE Computer Society, 2004, pp. 107-108. ISBN 000000000.
 KOTÁSEK Zdeněk, PEČENKA Tomáš, STRNADEL Josef, MIKA Daniel and SEKANINA Lukáš. An Overview of Research Activities in Digital Circuit Diagnosis and Benchmarking. In: Proceedings of the Sixth Internation Scientific Conference Electronic Computers nad Informatics 2004. Košice: The University of Technology Košice, 2004, pp. 229-234. ISBN 80-8073-150-0.
 PEČENKA Tomáš. Evoluční návrh testovacích obvodů. In: Zborník príspevkov ze seminara Počítačové Architektury a Diagnostika. Bratislava: Slovak Academy of Science, 2004, pp. 22-24. ISBN 80-969202-0-0.
2003PEČENKA Tomáš. Methodology of RTL circuit testability analysis. In: Proceedings of 9th conference and competition STUDENT EEICT 2003. Brno: Brno University of Technology, 2003, pp. 243-245. ISBN 80-214-2377-3.

Show all publications

Your IPv4 address: 34.229.113.106
Switch to https