Prof. Ing. Lukáš Sekanina, Ph.D.

Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu

Název v angličtině:Formal Approaches in Digital Design Diagnostics - Testable Design Verification
Hlavní řešitel:Kotásek Zdeněk
Spoluřešitelé:Drábek Vladimír, Růžička Richard, Sekanina Lukáš, Strnadel Josef, Zbořil František
Agentura:Grantová agentura České republiky
Kód:GA102/01/1531
Zahájení:2001-01-01
Ukončení:2003-12-31
Klíčová slova:syntéza testovatelného návrhu, verifikace testovatelnosti číslicového obvodu
Anotace:
Narůstající složitost číslicových obvodů klade stále vyšší nároky na jejich testování. Uplatnění diagnostických principů se stalo nedílnou součástí syntézy číslicových obvodů. Současně s probíhající syntézou obvodu jsou tedy zvažovány možnosti jeho testování - např. pomocí metody úplný scan, částečný scan nebo autonomního testování (BIST). Posuzují se různé aspekty návrhu obvodu - z hlediska diagnostiky je důležitou vlastností řiditelnost/pozorovatelnost vstupů/výstupů prvků navrhovaného obvodu.Doposud publikované diagnostické metodiky uplatňované při syntéze obvodu jsou založeny na heuristických postupech, při nichž je analyzována struktura obvodu. Tyto heuristické postupy jsou různé pro různé typy obvodů. Cílem tohoto projektu je vytvoření formálního aparátu použitelného pro reprezentaci diagnostických vlastností jednotlivých prvků a obvodu jako celku a založeného na pojmech teorie množin, teorie grafů a matematické logiky. Použitelnost tohoto aparátu bude ověřena při tvorbě algoritmů využitelných při syntéze číslicového obvodu. Účinnost těchto postupů bude v průběhu řešení ověřována na testovacích obvodech (benchmark) a na obvodech vyvíjených pro praktické aplikace. Zároveň s tímto nosným tématem bude věnována pozornost metodám analytickým. Výsledky obou principů budou průběžně srovnávány. Bude rovněž posouzena možnost kombinace obou typů metodik.

Publikace

2003DRÁBEK Vladimír, ed. Montgomery Multiplication in GF(p) and GF(2^n). Brno: Vysoké učení technické v Brně, 2003. ISBN 80-214-2452-4.
 KOTÁSEK Zdeněk a URBIŠ Hynek. USB-to-IDE Adapter Design and Implementation. In: 6th International Workshopn on Electronics, Control, Measurment and Signals. Liberec: Technická univerzita v Liberci, 2003, s. 315-319. ISBN 80-7083-708-X.
 KOTÁSEK Zdeněk, MIKA Daniel a STRNADEL Josef. Methodologies of RTL Partial Scan Analysis and Their Comparison. In: Proceeding of IEEE Workshop on Design and Diagnostic of Electronic Circuits and Systems. Poznaň: Publishing House of Poznan University of Technology, 2003, s. 233-238. ISBN 83-7143-557-6.
 KOTÁSEK Zdeněk, MIKA Daniel a STRNADEL Josef. Test scheduling for embedded systems. In: Proceedings EUROMICRO Symposium on Digital System Design - Architectures, Methods and Tools DSD 2003. Belek: IEEE Computer Society Press, 2003, s. 463-467. ISBN 0-7695-2003-0.
 KOTÁSEK Zdeněk, RŮŽIČKA Richard a SEKANINA Lukáš, ed. Sborník pracovního semináře "Počítačové architektury a diagnostika" pro studenty doktorského studia. Brno: Ústav počítačových systémů FIT VUT v Brně, 2003. ISBN 80-214-2471-0.
 KOTÁSEK Zdeněk, TUPEC Pavel a URBIŠ Hynek. Testing PCBs Based on Boundary Scan. In: Proceedings of International Carpathian Control Conference. Košice: Technická univerzita v Košiciach, 2003, s. 119-122. ISBN 80-7099-509-2.
 MIKA Daniel a KOTÁSEK Zdeněk. Feedback loops detection for RT circuit test application purposes based on an algebraic method. In: Proc. of IFAC Workshop on Programmable Devices and Systems Conference. Ostrava: Fakulta elektrotechniky a informatiky, VŠB-TU Ostrava, 2003, s. 447-452. ISBN 0-08-044130-0.
 MIKA Daniel. Uplatnění formálních postupů při návrhu řadiče testu číslicového systému. In: Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků. Brno: Fakulta informačních technologií VUT v Brně, 2003, s. 17-23. ISBN 80-214-2471-0.
 RŮŽIČKA Richard a ZBOŘIL František. Representation of Datapath Structure in Predicate Logic and its Implementation in Prolog. In: Proceedings of International Carpathian Control Conference. Košice: Technická univerzita v Košiciach, 2003, s. 727-730. ISBN 80-7099-509-2.
 RŮŽIČKA Richard. Testable Design Verification Using Petri Nets. In: Proceedings of Euromicro Symposium on Digital System Design 2003. Los Alamitos, CA: IEEE Computer Society Press, 2003, s. 304-311. ISBN 0-7695-2003-0.
 SEKANINA Lukáš a RŮŽIČKA Richard. Easily Testable Image Operators: The Class of Circuits Where Evolution Beats Engineers. In: The 2003 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2003, s. 135-144. ISBN 0-7695-1977-6.
 SEKANINA Lukáš a RŮŽIČKA Richard. On the Automatic Design of Testable Circuits. In: Proceedings of IEEE Workshop on Design nad Diagnostics of Electronic Circuits and Systems. Poznań: Publishing House of Poznan University of Technology, 2003, s. 299-300. ISBN 83-7143-557-6.
 SEKANINA Lukáš. Evolvable Components - From Theory to Hardware Implementations. Berlin: Springer Verlag, 2003. ISBN 3-540-40377-9.
 SEKANINA Lukáš. From Implementations to a General Concept of Evolvable Machines. Lecture Notes in Computer Science. 2003, roč. 2003, č. 2610, s. 424-433. ISSN 0302-9743.
 SEKANINA Lukáš. Virtual Reconfigurable Circuits for Real-World Applications of Evolvable Hardware. Lecture Notes in Computer Science. 2003, roč. 2003, č. 2606, s. 186-197. ISSN 0302-9743.
 SLLAME Azeddien M. A Pipeline Scheduling Algorithm for High-Level Synthesis. In: Proc. of IFAC Workshop on Programmable Devices and Systems Conference. Ostrava: Elsevier Science, 2003, s. 178-183. ISBN 0-08-044130-0.
 STRNADEL Josef. Algebraic Analysis of Feedback Loop Dependencies in Order of Improving RTL Digital Circuit Testability. In: Proceedings of IEEE Workshop on Design and Diagnostic of Electronic Circuits and Systems. Poznan: Publishing House of Poznan University of Technology, 2003, s. 303-304. ISBN 83-7143-557-6.
 STRNADEL Josef. Analýza a zlepšení testovatelnosti RTL číslicového obvodu. In: Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika. Brno: Fakulta informačních technologií VUT v Brně, 2003, s. 24-29. ISBN 80-214-2471-0.
 STRNADEL Josef. Nested Loops Degree Impact on RTL Digital Circuit Testability. In: Programmable Devices and Systems. Oxford: Elsevier Science, 2003, s. 202-207. ISBN 0-08-044130-0.
 STRNADEL Josef. Scan Layout Encoding by Means of a Binary String. In: Proceedings of 37th International Conference on Modelling and Simulation of Systems. Ostrava: MARQ, 2003, s. 115-122. ISBN 80-85988-86-0.
2002DRÁBEK Vladimír a SEKANINA Lukáš. Basic Principles of Bio-Inspired Approaches to Fault Tolerance: Tutorial. In: Design for Test of Systems on Chip: Digital Test. Tallinn: Tallinna Tehnikaülikool, 2002, s. 1-48. ISBN 0000-00-000-0.
 HLAVIČKA Jan, KOTÁSEK Zdeněk, MARINISSEN Erik Jan, NOVÁK Ondřej, RŮŽIČKA Richard a STRAUBE Bernd, ed. Proceedings of 5th International Workshop IEEE Design and Diagnostics of Electronic Circuits and Systems. Brno: Fakulta informačních technologií VUT v Brně, 2002. ISBN 80-214-2094-4.
 MIKA Daniel, KOTÁSEK Zdeněk a STRNADEL Josef. Test Controller Design Based on VHDL Source File Analysis. In: Proceedings of The Fifth International Scientific Conference Electronic Computers and Informatics 2002. Letná 42, 040 01 TU Košice: Technická univerzita v Košiciach, 2002, s. 135-141. ISBN 80-7099-879-2.
 RŮŽIČKA Richard. The Formal Approach to the RTL Test Application Problem Using Petri Nets. In: Proceedings of IEEE Design and Diagnostics of Electronic Circuits and Systems 2002. Brno: Fakulta informačních technologií VUT v Brně, 2002, s. 78-86. ISBN 80-214-2094-4.
 RŮŽIČKA Richard. VHDL Circuit Description Transparency Analysis. In: Proceedings of the Fifth International Scientific Conference Electronic Computers and Informatics 2002. Košice: Fakulta elektrotechniky a informatiky, Technická univerzita v Košiciach, 2002, s. 194-199. ISBN 80-7099-879-2.
 SEKANINA Lukáš a DRÁBEK Vladimír. A Survey of Bioinspired Methods for Design of Fault Tolerant Reconfigurable Architectures. In: Proc. of the 8th Biennial Baltic Electronics Conference. Tallinn: Tallinna Tehnikaülikool, 2002, s. 355-358. ISBN 9985-59-292-1.
 SEKANINA Lukáš a DRÁBEK Vladimír. Automatic Design of Image Operators Using Evolvable Hardware. In: Proc. of 5th IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Brno: Vysoké učení technické v Brně, 2002, s. 132-139. ISBN 80-214-2094-4.
 SEKANINA Lukáš a DRÁBEK Vladimír. Soft-hardware. Vesmír. 2002, roč. 81, č. 7, s. 393-395. ISSN 0042-4544.
 SEKANINA Lukáš. Automata of Evolvable Computational Machines. In: Proc. ot 8th conference Student EEICT. Brno: Vysoké učení technické v Brně, 2002, s. 491-495. ISBN 80-214-2116-9.
 SEKANINA Lukáš. Evolution of digital circuits operating as image filters in dynamically changing environment. In: Mendel 2002 - 8th International Conference on Soft Computing. Brno: Vysoké učení technické v Brně, 2002, s. 33-38. ISBN 80-214-2135-5.
 SEKANINA Lukáš. Evolvable Computational Machines: Formal Approach. In: Intelligent Technologies - Theory and Applications, E-ISCI 2002. Amsterdam: IOS Press, 2002, s. 166-172. ISBN 1-58603-256-9.
 SEKANINA Lukáš. Image Filter Design with Evolvable Hardware. Lecture Notes in Computer Science. 2002, roč. 2002, č. 2279, s. 255-266. ISSN 0302-9743.
 SEKANINA Lukáš. Nanostructures and bio-inspired computer engineering (Abstract). In: Nano'02 (Abstracts). Brno: Akademické nakladatelství CERM sro., 2002, s. 74-74. ISBN 80-7204-258-0.
 SEKANINA Lukáš. Nanostructures and bio-inspired computer engineering. In: Proceedings of Nano02. Ostrava: Repronis, 2002, s. 233-236. ISBN 80-7329-027-8.
 SLLAME Azeddien M. a SEKANINA Lukáš. An Evolutionary-Based Algorithm to the Module Selection Problem with Resource Sharing in High-Level Synthesis. In: Advances in Nature-Inspired Computation: The PPSN VII Workshops. Reading: PEDAL, Department of Computer Science, University of Reading, 2002, s. 45-46. ISBN 0-9543481-0-9.
 SLLAME Azeddien M. a SEKANINA Lukáš. An Evolutionary-Based Algorithm to the Module Selection Process in High-Level Synthesis. In: Mendel 2002 - 8th International Conference on Soft Computing. Brno: Vysoké učení technické v Brně, 2002, s. 87-92. ISBN 80-214-2135-5.
 STRNADEL Josef a KOTÁSEK Zdeněk. Testability Improvements Based on the Combination of Analytical and Evolutionary Approaches at RT Level. In: Proceedings of Euromicro Symposium on Digital System Design Architectures, Methods and Tools DSD'2002. Los Alamitos: IEEE Computer Society Press, 2002, s. 166-173. ISBN 0-7695-1790-0.
 STRNADEL Josef. Evaluating Cost/Quality Trade-off Solutions Proposed During a DFT Process. In: Proceeding of 8th Conference Student EEICT 2002. Brno: Vysoké učení technické v Brně, 2002, s. 506-510. ISBN 80-214-2116-9.
 ZBOŘIL František V., KOTÁSEK Zdeněk, MIKA Daniel a STRNADEL Josef. The Identification of Feedback Loops in RTL Structures. In: Proceedings of The fifth International Scientific Conference Electronic Computers and Informatics 2002. Košice: Technická univerzita v Košiciach, 2002, s. 142-147. ISBN 80-7099-879-2.
2001DRÁBEK Vladimír. Configurable Computing. In: Advanced Simulation of Systems. Ostrava: MARQ, 2001, s. 59-63. ISBN 80-85988-61-5.
 HLAVIČKA Jan, KOTÁSEK Zdeněk, RŮŽIČKA Richard a STRNADEL Josef. Interactive Tool for Behavioral Level Testability Analysis. In: Proceedings of the IEEE ETW 2001. Stockholm, 2001, s. 117-119.
 KOTÁSEK Zdeněk a STRNADEL Josef. Analytic Approach to RTL Testability Analysis. In: Proceedings of 7th Conference Student FEI 2001. Brno: Vysoké učení technické v Brně, 2001, s. 363-367. ISBN 80-214-1860-5.
 KOTÁSEK Zdeněk a STRNADEL Josef. RTL Testability Analysis Based on Genetic Algorithm Implementation. In: Proceedings of the Tenth ICNACSA. Plovdiv: neznámá agentura, 2001, s. 1.
 KOTÁSEK Zdeněk a STRNADEL Josef. RTL Testability Analysis Based on Genetic Algorithm Implementation. In: Proceedings of the IWCIT'01. Ostrava: Fakulta elektrotechniky a informatiky, VŠB-TU Ostrava, 2001, s. 83-88. ISBN 80-7078-907-7.
 KOTÁSEK Zdeněk, RŮŽIČKA Richard a STRNADEL Josef. Formal and Analytical Approaches to the Testability Analysis - the Comparison. In: Proceedings of IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop 2001. Gyor: SZIF-UNIVERSITAS spol. s r. o.., Hungary, 2001, s. 123-128. ISBN 963-7175-16-4.
 KOTÁSEK Zdeněk, RŮŽIČKA Richard, STRNADEL Josef a ZBOŘIL František. Two Level Testability System. In: Proceedings of the 35th Spring International Conference MOSIS'01. Ostrava: MARQ, 2001, s. 433-440. ISBN 80-85988-57-7.
 SLLAME Azeddien M. a DRÁBEK Vladimír. Specification and Synthesis of Reusable Modules in VHDL. In: Proceedings of fourth International Wokshop on IEEE Design and Diagnostics of Electronic Circuits and Systems IEEE DDCSE01. Gyor, Hungary: SZIF-UNIVERSITAS spol. s r. o.., Hungary, 2001, s. 137-140. ISBN 963-7175-16-4.

Vaše IPv4 adresa: 54.224.50.28
Přepnout na IPv6 spojení

DNSSEC [dnssec]