Prof. Ing. Lukáš Sekanina, Ph.D.

SALVADOR Ruben, OTERO Andres, MORA Javier, DE la Torre Eduardo, RIESGO Teresa a SEKANINA Lukáš. Self-Reconfigurable Evolvable Hardware System for Adaptive Image Processing. IEEE Transactions on Computers. 2013, roč. 62, č. 8, s. 1481-1493. ISSN 0018-9340.
Jazyk publikace:angličtina
Název publikace:Self-Reconfigurable Evolvable Hardware System for Adaptive Image Processing
Název (cs):Seberekonfigurovatelný evolvable hardware systém pro adaptivní zpracování obrazu
Strany:1481-1493
Místo vydání:US
Rok:2013
Časopis:IEEE Transactions on Computers, roč. 62, č. 8, US
ISSN:0018-9340
Klíčová slova
evolutionary computing, genetic algorithms, evolvable hardware, FPGAs, self-adaptive systems, reconfigurable hardware, adaptable architectures, autonomous systems
Anotace
Článek popisuje vyvíjející se systém, plně integrovaný v FPGA, který dovoluje autonomně generovat číslicové obvody sestavené v poli procesních elementů (PE). Kandidátní obvody jsou vytvářeny vestavěným evolučním algoritmem s využitím mechanismu dynamické částečné rekonfigurace. Pole PE je systolické a optimalizované pro danou třídu problémů - filtrace obrazu a detekce hran. Evolučně vytvořené filtry dosahují lepších parametrů než klasické lineární a nelineární filtry používané v této oblasti. Iterační využití filtrů vede ke zlepšení kvality filtrace. Systém jako celek je dalším krokem k plně autonomním adaptivním systémům.
BibTeX:
@ARTICLE{
   author = {Ruben Salvador and Andres Otero and Javier Mora and Eduardo
	Torre la De and Teresa Riesgo and Luk{\'{a}}{\v{s}} Sekanina},
   title = {Self-Reconfigurable Evolvable Hardware System for Adaptive
	Image Processing},
   pages = {1481--1493},
   journal = {IEEE Transactions on Computers},
   volume = {62},
   number = {8},
   year = {2013},
   ISSN = {0018-9340},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10105}
}

Vaše IPv4 adresa: 54.166.150.10
Přepnout na IPv6 spojení

DNSSEC [dnssec]