Prof. Ing. Lukáš Sekanina, Ph.D.

DOBAI Roland, GLETTE Kyrre, TORRESEN Jim a SEKANINA Lukáš. Evolutionary Digital Circuit Design with Fast Candidate Solution Establishment in Field Programmable Gate Arrays. In: 2014 IEEE International Conference on Evolvable Systems Proceedings. Piscataway: Institute of Electrical and Electronics Engineers, 2014, s. 85-92. ISBN 978-1-4799-4480-4. Dostupné z: http://dx.doi.org/10.1109/ICES.2014.7008726
Jazyk publikace:angličtina
Název publikace:Evolutionary Digital Circuit Design with Fast Candidate Solution Establishment in Field Programmable Gate Arrays
Název (cs):Evoluční návrh obvodů s rychlou rekonfiguraci v programovatelné hradlové pole
Strany:85-92
Sborník:2014 IEEE International Conference on Evolvable Systems Proceedings
Konference:IEEE Symposium Series on Computational Intelligence
Místo vydání:Piscataway, US
Rok:2014
URL:http://dx.doi.org/10.1109/ICES.2014.7008726
ISBN:978-1-4799-4480-4
Vydavatel:Institute of Electrical and Electronics Engineers
Klíčová slova
evolutionary design, mutation, reconfiguration, image filters, Zynq.
Anotace
Programovatelná hradlová pole (FPGA) jsou populární platformou pro evoluci číslicových obvodů. Čipy FPGA podporují částečnou dynamickou rekonfiguraci, která dovoluje modifikovat zvolené obvody, zatímco ostatní obvody provádí výpočet. Existují různé přístupy k implementaci celého systému pro evoluční návrh a adaptaci obvodů v FPGA. V tomto článku je představen nový způsob rekonfigurace populace a nový operátor mutace pro evoluční algoritmy. Chromozóm reprezentující kandidátní řešení je mutován tak, že pouze jeden konfigurační rámec je požadován k vytvoření mutovaného kandidátního obvodu v FPGA. Experimentální výsledky potvrdily, že snížený počet konfiguračních rámců a zavedení mutace s jemnější granularitou umožňují urychlit evoluční návrh, generovat  více kandidátních řešení za jednotku času a získat kvalitnější řešení.
BibTeX:
@INPROCEEDINGS{
   author = {Roland Dobai and Kyrre Glette and Jim Torresen and
	Luk{\'{a}}{\v{s}} Sekanina},
   title = {Evolutionary Digital Circuit Design with Fast Candidate
	Solution Establishment in Field Programmable Gate Arrays},
   pages = {85--92},
   booktitle = {2014 IEEE International Conference on Evolvable Systems
	Proceedings},
   year = {2014},
   location = {Piscataway, US},
   publisher = {Institute of Electrical and Electronics Engineers},
   ISBN = {978-1-4799-4480-4},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=10647}
}

Vaše IPv4 adresa: 54.80.211.135
Přepnout na IPv6 spojení

DNSSEC [dnssec]