Prof. Ing. Lukáš Sekanina, Ph.D.

STRNADEL Josef, PEČENKA Tomáš a SEKANINA Lukáš. On Testability Analysis Driven Generation of Synthetic Register-Transfer Level Benchmark Circuits. In: Proceedings of 5th Electronic Circuits and Systems Conference. Bratislava: Slovenská technická univerzita v Bratislavě, 2005, s. 107-110.
Jazyk publikace:angličtina
Název publikace:On Testability Analysis Driven Generation of Synthetic Register-Transfer Level Benchmark Circuits
Název (cs):Generování syntetických benchmarkových obvodů řízené analýzou testovatelnosti na úrovni meziregistrových přenosů
Strany:107-110
Sborník:Proceedings of 5th Electronic Circuits and Systems Conference
Konference:5th Electronic Circuits and Systems Conference
Místo vydání:Bratislava, SK
Rok:2005
Vydavatel:Slovenská technická univerzita v Bratislavě
Soubory: 
+Typ Jméno Název Vel. Poslední změna
icon2005-ecs.pdf204 KB2008-01-30 10:42:47
^ Vybrat vše
S vybranými:
Klíčová slova
Register-transfer level, synthetic benchmark circuit, testability analysis, evolutionary algorithm

 

Anotace
Použití tzv. benchmarkových obvodů se stalo významnou částí návrhu složitých elektronických systémů. Protože existující benchmarkové obvody pro úroveň meziregistrových přenosů nepostačují pro testování nových algoritmů a nástrojů z oblasti diagnostiky, zabýváme se metodou automatického generování takovýchto obvodů. Pro generování obvodů používáme evoluční algoritmus, jehož vstupem jsou požadavky uživatele na strukturální a diagnostické vlastnosti hledaného obvodu a jehož výstupem je obvod co nejléoe splňující tyto požadavky a vyznačující se co nejhorší testovatelností. Náš předpoklad totiž je, že právě obvody s nejhorší testovatelností jsou nejvhodnějšími kandidáty do hledané sady benchmarkových obvodů. Evolučním algoritmem vygenerovaný obvod je uložen v syntetizovatelném VHDL zdrojovém souboru.
BibTeX:
@INPROCEEDINGS{
   author = {Josef Strnadel and Tom{\'{a}}{\v{s}} Pe{\v{c}}enka and
	Luk{\'{a}}{\v{s}} Sekanina},
   title = {On Testability Analysis Driven Generation of Synthetic
	Register-Transfer Level Benchmark Circuits},
   pages = {107--110},
   booktitle = {Proceedings of 5th Electronic Circuits and Systems
	Conference},
   year = {2005},
   location = {Bratislava, SK},
   publisher = {Slovak University of Technology in Bratislava},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=7867}
}

Vaše IPv4 adresa: 54.166.245.10
Přepnout na IPv6 spojení

DNSSEC [dnssec]