Prof. Ing. Lukáš Sekanina, Ph.D.

STAREČEK Lukáš, SEKANINA Lukáš a KOTÁSEK Zdeněk. Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration. In: Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Bratislava: IEEE Computer Society, 2008, s. 255-258. ISBN 978-1-4244-2276-0.
Jazyk publikace:angličtina
Název publikace:Reduction of Test Vectors Volume by Means of Gate-Level Reconfiguration
Název (cs):Redukce počtu testovacích vektorů pomocí rekonfigurace na úrovni hradel
Strany:255-258
Sborník:Proc. of 2008 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop
Konference:IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop
Místo vydání:Bratislava, SK
Rok:2008
ISBN:978-1-4244-2276-0
Vydavatel:IEEE Computer Society
Soubory: 
+Typ Jméno Název Vel. Poslední změna
iconps3_03.pdf97,1 KB2008-04-17 12:00:35
^ Vybrat vše
S vybranými:
Klíčová slova
digital circuit, test vector, reconfiguration
Anotace
Článek popisuje způsob umožňující snížit počet testovacích vektorů číslicového obvodu pomocí rekonfigurace některých hradel obvodu. Rekonfigurace je provedena před tím, než je aplikována posloupnost testovacích vektorů. První experimenty ukazují, že je možné snížit počet testovacích vektorů na 70% původní hodnoty.
BibTeX:
@INPROCEEDINGS{
   author = {Luk{\'{a}}{\v{s}} Stare{\v{c}}ek and Luk{\'{a}}{\v{s}}
	Sekanina and Zden{\v{e}}k Kot{\'{a}}sek},
   title = {Reduction of Test Vectors Volume by Means of Gate-Level
	Reconfiguration},
   pages = {255--258},
   booktitle = {Proc. of 2008 IEEE Design and Diagnostics of Electronic
	Circuits and Systems Workshop},
   year = {2008},
   location = {Bratislava, SK},
   publisher = {IEEE Computer Society},
   ISBN = {978-1-4244-2276-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=8603}
}

Vaše IPv4 adresa: 54.227.127.109
Přepnout na IPv6 spojení

DNSSEC [dnssec]