Project Details

Plánování testu vestavěných systémů zohledňující příkon elektrické energie

Project Period: 1. 1. 2006 - 31. 12. 2006

Project Type: grant

Code: FR3383/2006/G1

Agency: Fond rozvoje vysokých škol MŠMT

Program:

English title
Test scheduling for embedded systems under power constraints
Type
grant
Keywords

test scheduling, embedded systems, conflict graph, low power

Abstract

The main goal of this projet is creation of educational texts for students in Ph.D, master and bachelor degree programs who deals with digital systems design and test. The educational text will cope with test scheduling for embedded systems under power constraints. It will be mainly targeted for embedded systems which are powerd from batteries. The power consumed by this systems could be significantly reduced by appropriate test scheduling plan. The educational text will present relationships, formal models, methods and algorithms used for test scheduling for these systems.  

Team members
Škarvada Jaroslav, Ing., Ph.D. (UPSY FIT VUT) , research leader
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT) , team leader
Publications

2006

  • ŠKARVADA Jaroslav. GA Based Test Scheduling Under Power Constraints. In: Proceedings of 12th Conference Student EEICT 2006, Volume 4. Brno: Faculty of Electrical Engineering and Communication BUT, 2006, pp. 461-465. ISBN 80-214-3163-6. Detail
  • ŠKARVADA Jaroslav. Optimalizace plánování testu číslicových systémů vzhledem k příkonu. In: Sborník příspěvků pracovního semináře Počítačové architektury & diagnostika pro studenty doktorského studia. Bratislava: Institute of Informatics, Slovak Academy of Sciences, 2006, pp. 143-148. ISBN 80-9692-0227. Detail
  • ŠKARVADA Jaroslav and KOTÁSEK Zdeněk. Systém pro podporu vzdělávání v oblasti plánování testu vestavěných systémů. In: Pedagogický software 2006. České Budějovice: Scientifik Pedagogical Publishing, 2006, pp. 319-321. ISBN 80-85645-56-4. Detail
  • ŠKARVADA Jaroslav. Test Scheduling for SOC under Power Constraints. In: Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. Prague: Czech Technical University Publishing House, 2006, pp. 91-93. ISBN 1-4244-0184-4. Detail
  • ŠKARVADA Jaroslav and RŮŽIČKA Richard. Using Petri Nets for RT Level Digital Systems Test Scheduling. In: Proceedings of 1st International Workshop on Formal Models (WFM'06). Ostrava, 2006, pp. 79-86. ISBN 80-86840-20-4. Detail
Back to top