Ing. Jaroslav Škarvada, Ph.D.

2012Kotásek, Z., Škarvada, J.: Low Power Testing, Design and Test Technology foír Dependable Systems-on-Chip, Hershey, US, IGI Global, 2012, p. 395-412, ISBN 978-1-60960-212-3
2010Kotásek, Z., Škarvada, J., Strnadel, J.: Reduction of Power Dissipation Through Parallel Optimization of Test Vector and Scan Register Sequences, In: Proceedings of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, Vienna, AT, IEEE CS, 2010, p. 364-369, ISBN 978-1-4244-6610-8
 Kotásek, Z., Škarvada, J., Strnadel, J.: The Use of Genetic Algorithm to Derive Correlation Between Test Vector and Scan Register Sequences and Reduce Power Consumption, In: Proceedings of 13th Euromicro Conference on Digital System Design Architectures, Methods and Tools, Los Alamitos, US, IEEE CS, 2010, p. 644-651, ISBN 978-0-7695-4171-6
 Škarvada, J., Kotásek, Z., Strnadel, J.: Optimalizace aplikace testu číslicových systémů pro nízký příkon, Brno, CZ, FIT VUT, 2010, p. 142, ISBN 978-80-214-4209-2
 Škarvada, J., Kotásek, Z., Strnadel, J.: The Use of Genetic Algorithm to Reduce Power Consumption during Test Application, In: Evolvable Systems: From Biology to Hardware, Berlin, DE, Springer, 2010, p. 181-192, ISBN 978-3-642-15322-8
2009Škarvada, J.: Optimalizace aplikace testu číslicových systémů pro nízký příkon, Brno, CZ, UPSY FIT VUT, 2009, p. 125
2008Bidlo, M., Škarvada, J.: Instruction-based development: From evolution to generic structures of digital circuits, In: International Journal of Knowledge-Based and Intelligent Engineering Systems, Vol. 12, No. 3, 2008, Amsterdam, NL, p. 221-236, ISSN 1327-2314
 Škarvada, J., Kotásek, Z., Herrman, T.: Power Conscious RTL Test Scheduling, In: Proceedings of 11th Euromicro Conference on Digital Systems Design Architectures, Methods and Tools, Los Alamitos, US, IEEE CS, 2008, p. 721-728, ISBN 978-0-7695-3277-6
 Škarvada, J., Kotásek, Z., Herrman, T.: Power Conscious RTL Test Scheduling, In: 4th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science, Znojmo, CZ, MUNI, 2008, p. 265-265, ISBN 978-80-7355-082-0
 Škarvada, J., Kotásek, Z., Herrman, T.: Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties, In: Microprocessors and Microsystems, Vol. 32, No. 5, 2008, Amsterdam, NL, p. 296-302, ISSN 0141-9331
 Škarvada, J.: Optimalizace testu pro nízký příkon, In: Počítačové architektury a diagnostika 2008, Liberec, CZ, TUL, 2008, p. 103-111, ISBN 978-80-7372-378-1
2007Škarvada, J., Herrman, T., Kotásek, Z.: RTL Testability Analysis Based on Circuit Partitioning and Its Link with Professional Tool, In: IEEE 8th Workshop on RTL and High Level Testing, Beijing, CN, ICTAC, 2007, p. 175-181
 Škarvada, J., Herrman, T., Kotásek, Z.: Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties, In: 10th EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN Architectures, Methods and Tools (DSD 2007), Lübeck, DE, IEEE CS, 2007, p. 611-618, ISBN 0-7695-2978-X
 Škarvada, J.: Optimalizace plánování testu vzhledem k příkonu, In: Počítačové architektury a diagnostika 2007, Plzeň, CZ, ZČU v Plzni, 2007, p. 85-92, ISBN 978-80-7043-605-9
 Škarvada, J.: RT Level Power Consumption Estimation Tool, In: Proceedings of the 13th Conference STUDENT EEICT 2007 Volume 4, Brno, CZ, VUT v Brně, 2007, p. 467-471, ISBN 80-214-3410-3
 Škarvada, J.: RT Level Test Optimization for Low Power Consumption, In: MEMICS proceedings 2007, Brno, CZ, Novotny, 2007, p. 185-192, ISBN 978-80-7355-077-6
2006Škarvada, J., Kotásek, Z.: Systém pro podporu vzdělávání v oblasti plánování testu vestavěných systémů, In: Pedagogický software 2006, České Budějovice, CZ, spp, 2006, p. 319-321, ISBN 80-85645-56-4
 Škarvada, J., Růžička, R.: Using Petri Nets for RT Level Digital Systems Test Scheduling, In: Proceedings of 1st International Workshop on Formal Models (WFM'06), Ostrava, CZ, MARQ, 2006, p. 79-86, ISBN 80-86840-20-4
 Škarvada, J.: GA Based Test Scheduling Under Power Constraints, In: Proceedings of 12th Conference Student EEICT 2006, Volume 4, Brno, CZ, FEKT VUT, 2006, p. 461-465, ISBN 80-214-3163-6
 Škarvada, J.: Optimalizace plánování testu číslicových systémů vzhledem k příkonu, In: Sborník příspěvků pracovního semináře Počítačové architektury & diagnostika pro studenty doktorského studia, Bratislava, SK, UI SAV, 2006, p. 143-148, ISBN 80-9692-0227
 Škarvada, J.: Test Scheduling for SOC under Power Constraints, In: Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Prague, CZ, VCVUT, 2006, p. 91-93, ISBN 1-4244-0184-4
2005Škarvada, J.: Plánování testu vestavěných systémů zohledňující příkon elektrické energie, In: Sborník příspevků ze semináře Počítačové Architektury & Diagnostika, Praha, CZ, ČVUT, 2005, p. 147-151, ISBN 80-01-03298-1

Show all publications

Your IPv4 address: 54.224.79.93
Switch to IPv6 connection

DNSSEC [dnssec]