Doc. Ing. Zdeněk Vašíček, Ph.D.

JIRÁK Ota, KŘIVKA Zbyněk a VAŠÍČEK Zdeněk. Debugging of Small FPGA-Based Embedded System. In: Proceedings of ASIS 2008. Ostrava: MARQ, 2008, s. 6. ISBN 978-80-86840-42-0.
Jazyk publikace:angličtina
Název publikace:Debugging of Small FPGA-Based Embedded System
Název (cs):Ladění malých vestavěných systémů založených na FPGA
Strany:6
Sborník:Proceedings of ASIS 2008
Konference:30th International Autumn Colloquium Advanced Simulation of Systems - ASIS 2008
Místo vydání:Ostrava, CZ
Rok:2008
ISBN:978-80-86840-42-0
Vydavatel:MARQ
Klíčová slova
vestavěný systém, FPGA, komponenta, ladění, ladící bod, kontrolní bod
Anotace
Příspěvěk prezentuje koncepty ladění v malých komponentních vestavěných systémech založených na FPGA. Základní koncept je rozšířen o návrh řešení dalších problémů jako implementace a automatické generování podpory ladění v těchto systémech. Dále je představena klasifikace a nový přístup k ladění systémů vytvořených z komponent pomocí HW/SW co-design technik. Nakonec je navržen ladící rámec spolu s nezbytnými modifikacemi pro jistou MCU architekturu.
BibTeX:
@INPROCEEDINGS{
   author = {Ota Jir{\'{a}}k and Zbyn{\v{e}}k K{\v{r}}ivka and
	Zden{\v{e}}k Va{\v{s}}{\'{i}}{\v{c}}ek},
   title = {Debugging of Small FPGA-Based Embedded System},
   pages = {6},
   booktitle = {Proceedings of ASIS 2008},
   year = {2008},
   location = {Ostrava, CZ},
   ISBN = {978-80-86840-42-0},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs.iso-8859-2?id=8790}
}

Vaše IPv4 adresa: 54.147.40.153
Přepnout na IPv6 spojení

DNSSEC [dnssec]