Prof. Dr. Ing. Pavel Zemčík

BERAN Vítězslav, GRANÁT Jiří, HEROUT Adam a ZEMČÍK Pavel. DSP and FPGA Based Raster Image Processing Architecture. In: Proceedings of the Digital Technologies 2007 Workshop. Žilina: Vydavatelství Žilinské univerzity, 2006, s. 6.
Jazyk publikace:angličtina
Název publikace:DSP and FPGA Based Raster Image Processing Architecture
Název (cs):Architektura pro zpracování rastrových obrázků v DSP a FPGA
Strany:6
Sborník:Proceedings of the Digital Technologies 2007 Workshop
Konference:Digital Technologies 2006
Místo vydání:Žilina, SK
Rok:2006
Vydavatel:Vydavatelství Žilinské univerzity
Klíčová slova
FPGA, DSP, configurable logical devices, image processing, raster graphics
Anotace
V článku je popsána navrhovaná a vytvářená architektura pro vestavěné (embedded) zpracování rastrových obrázků pomocí čipů FPGA a procesoru DSP. Čip FPGA je použit jako akcelerátor výpočetně náročných částí aplikací zpracování obrazu. Hlavní výhodou tohoto systému je nezávislý provoz, nízká spotřeba energie a dobrý poměr výkonu a ceny.

Vývoj aplikací pro systémy obsahující programovatelnou logiku a zároveň procesory je v mnoha případech obtížný. Tento článek se zabývá tímto faktem a navrhnuje nový systém pro vývoj aplikací určených pro tuto architekturu. Architektura je dále orientačně popsána z hardwarového a softwarového hlediska.

BibTeX:
@INPROCEEDINGS{
   author = {V{\'{i}}t{\v{e}}zslav Beran and Ji{\v{r}}{\'{i}}
	Gran{\'{a}}t and Adam Herout and Pavel
	Zem{\v{c}}{\'{i}}k},
   title = {DSP and FPGA Based Raster Image Processing
	Architecture},
   pages = 6,
   booktitle = {Proceedings of the Digital Technologies 2007 Workshop},
   year = 2006,
   location = {{\v{Z}}ilina, SK},
   publisher = {Zilina University Publisher},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=8241}
}

Vaše IPv4 adresa: 18.205.66.1
Přepnout na https