SECREDAS - Product Security for Cross Domain Reliable Dependable Automated Systems

Název v češtině:Produktová bezpečnost pro spolehlivé automatizované systémy napříč obory
Hlavní řešitel:Smrž Pavel
Spoluřešitelé:Fiedler Petr
Agentura:ECSEL Joint Undertaking - Horizon 2020
Kód:Proposal ID 783119-2
Zahájení:2018-05-01
Ukončení:2021-04-30
Klíčová slova:security, vehicle, automotive, safety
Anotace:
Cílem projektu SECREDAS je vyvinout a ověřit víceoborové návrhové metodiky, referenční architektury, komponenty a vhodné integrační a validační přístupy pro automatizované systémy v různých oblastech, kombinující vysokou úroveň bezpečnosti a ochrany soukromí při zachování funkčně-bezpečnostní a operační výkonnosti.

Publikace

2019LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Reliability Indicators for Automatic Design and Analysis of Fault-Tolerant FPGA Systems. In: 20th IEEE Latin American Test Symposium (LATS 2019). Santiago: IEEE Computer Society, 2019, s. 93-96. ISBN 978-1-72811-755-3.
 PODIVÍNSKÝ Jakub, LOJDA Jakub a KOTÁSEK Zdeněk. Extended Reliability Analysis of Fault-Tolerant FPGA-based Robot Controller. In: 20th IEEE Latin American Test Symposium (LATS 2019). Santiago: IEEE Computer Society, 2019, s. 97-100. ISBN 978-1-72811-755-3.
2018ČEKAN Ondřej, PÁNEK Richard a KOTÁSEK Zdeněk. Input and Output Generation for the Verification of ALU: a Use Case. In: Proceedings of IEEE East-West Design & Test Symposium. Kazan: IEEE Computer Society, 2018, s. 331-336. ISBN 978-1-5386-5709-6.
 LOJDA Jakub a KOTÁSEK Zdeněk. Automatizace návrhu spolehlivých systémů a její dílčí komponenty. In: Počítačové architektury & diagnostika 2018. Stachy: Západočeská univerzita v Plzni, 2018, s. 5-8. ISBN 978-80-261-0814-6.
 LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Fault Tolerance Properties of Systems Generated with the Use of High-Level Synthesis. In: Proceedings of IEEE East-West Design & Test Symposium. Kazan: IEEE Computer Society, 2018, s. 80-86. ISBN 978-1-5386-5709-6.
 LOJDA Jakub, PODIVÍNSKÝ Jakub, KOTÁSEK Zdeněk a KRČMA Martin. Majority Type and Redundancy Level Influences on Redundant Data Types Approach for HLS. In: 2018 16th Biennial Baltic Electronics Conference (BEC). Tallinn: IEEE Computer Society, 2018, s. 1-4. ISBN 978-1-5386-7311-9.
 PÁNEK Richard, LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Partial Dynamic Reconfiguration in an FPGA-based Fault-Tolerant System: Simulation-based Evaluation. In: Proceedings of IEEE East-West Design & Test Symposium. Kazaň: IEEE Computer Society, 2018, s. 129-134. ISBN 978-1-5386-5709-6.
 PÁNEK Richard. Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám. In: Počítačové architektury & diagnostika 2018. Stachy: Západočeská univerzita v Plzni, 2018, s. 21-24. ISBN 978-80-261-0814-6.
 PODIVÍNSKÝ Jakub, LOJDA Jakub a KOTÁSEK Zdeněk. An Experimental Evaluation of Fault-Tolerant FPGA-based Robot Controller. In: Proceedings of IEEE East-West Design & Test Symposium. Kazan: IEEE Computer Society, 2018, s. 63-69. ISBN 978-1-5386-5709-6.

Vaše IPv4 adresa: 35.173.234.237